全面的 CTS 与物理感知多位寄存器综合方法学

全面的 CTS 与物理感知多位寄存器综合方法学

会议: SNUG Bangalore 2016 作者: Aloke Mukherjee, Ujwala Ramachandra, Aravind Ramanujam (Qualcomm CDMA Technologies), Darshan Patil (Synopsys) 页数: 25

---

摘要

多位寄存器 Multibit Register（Multibit Register Banking）是一种在先进工艺节点中有效降低动态功耗和面积的技术。通过将多个单比特触发器合并为多位寄存器单元，可以显著减少时钟树上的负载和整体触发器的面积开销。然而，多位寄存器的综合和放置对时钟树综合（(时钟树综合 CTS）和物理实现提出了新的挑战。

本文介绍了 Qualcomm 和 Synopsys 联合开发的一种全面的 CTS 与物理感知多位寄存器综合方法学。该方法学涵盖了：(1) 多位寄存器综合的最佳时机和策略；(2) 物理感知的寄存器分组和放置优化；(3) 与 CTS 的协同优化以避免时钟偏斜问题；(4) 在 Qualcomm 移动处理器设计中的实际应用结果。

结果表明，该方法可以在不影响时序的前提下实现显著的功耗和面积节省（动态功耗降低 15-25%，面积节省 8-12%）。

---

图片索引

共 182 张图片（PPT 幻灯片），存放于 _images/ 目录。涵盖多位寄存器架构图、综合流程图、CTS 协同优化策略、功耗和面积对比数据图表等。