使用SpyGlass进行静态分析：应对SoC设计日益增长的复杂性
使用SpyGlass进行静态分析：应对SoC设计日益增长的复杂性
会议: SNUG Silicon Valley 2016
作者: Sean O'Donohue, Synopsys, Inc.
日期: 2016年3月31日
页数: 71
源文件: SNUG_TPC_Spyglass_Lee_2016_Synopsys_Inc_paper.pdf
概述
随着SoC设计复杂度从2010年的50M门增长到2018年的1B+门、从10-20个IP增长到200+个IP、从5-10个时钟域增长到300+个时钟域，没有静态分析 Static Analysis已不可能按时完成设计签核。SpyGlass 静态分析平台提供全面的RTL分析和签核能力。
目录
1. SoC设计日益增长的复杂性 2. SpyGlass RTL签核平台 3. SpyGlass Lint — RTL代码质量 4. SpyGlass CDC — 跨时钟域验证 5. SpyGlass DFT ADV — 可测试性分析 6. SpyGlass Power — 功耗估计 7. SpyGlass Constraints — 约束管理 8. 层次化SoC分析流程 9. 总结
1. SoC设计日益增长的复杂性
| 指标 | 2010 | 今天 | 2018 |
| 门数 | 50M+ | 200M+ | 1B+ |
| RTL代码行数 | 1M+ | 5M+ | 20M+ |
| IP数 | 10-20 | 100+ | 200+ |
| 时钟域数 | 5-10 | 100+ | 300+ |
| 复位域数 | 1-2 | 25+ | 100+ |
| 电源域数 | 1-2 | 100+ | 300+ |
随着复杂度增长： - 基本RTL Lint → 高级RTL Lint（低噪声、更深入检查） - Lint扩展到测试台、断言、安全、AMS等领域 - 3个时钟域跨域 → 10^8个时钟和复位域跨域 - 10^2电源状态 → 10^6电源状态 - 扁平SoC分析 → 基于IP的层次化SoC流程
结论：没有静态分析，按时完成设计签核已变得不可行。
2. SpyGlass RTL签核平台
SpyGlass提供统一的RTL签核平台，覆盖： - Lint：RTL代码质量和风格检查 - CDC：跨时钟域 CDC验证 - DFT：DFT 可测试性设计分析 - Power：RTL功耗估计 - Constraints：SDC约束验证和管理
传统的多迭代流程问题：
- 多次迭代，流程分散 - 显著的设计投入和进度风险 - 不同工具不同约束，设计意图不一致SpyGlass统一签核流程：
- 单一平台，统一约束 - 更快、更可预测的签核 - 设计意图一致性保证3. SpyGlass Lint — RTL代码质量
- 基本语法和语义检查 - 综合可行性检查 - 设计重用合规性 - 命名规范检查 - 时钟和复位树结构检查 - FSME（有限状态机）检查 - 死代码和不可达状态检测
4. SpyGlass CDC — 跨时钟域验证
- 自动时钟域识别 - 跨域路径检测 - 同步器识别和验证 - 亚稳态 Metastability风险评估 - MTBF（Mean Time Between Failure）计算 - Gray码和握手协议检查 - 复位域跨域分析
5. SpyGlass DFT ADV — 可测试性分析
- 扫描DRC规则检查 - 测试覆盖率估计 - 测试点插入指导 - ATPG效率分析 - BIST合规性检查 - 测试模式下的X源识别
6. SpyGlass Power — 功耗估计
- RTL级动态功耗估计 - 时钟门控效率分析 - 存储器访问功耗分析 - 功耗热点识别 - UPF电源意图验证
7. SpyGlass Constraints — 约束管理
- SDC约束语法和语义验证 - 约束完整性检查 - 时钟定义一致性 - 时序例外验证 - 多模式多工艺角约束管理
8. 层次化SoC分析流程
SpyGlass支持自底向上的层次化SoC分析：
1. IP/模块级：独立验证每个IP 2. 抽象模型生成：创建简化模型用于顶层集成 3. SoC顶层：使用抽象模型验证全芯片集成 4. 签核：统一的RTL签核报告
层次化分析优势：
- 处理超大规模设计的能力 - IP级并行验证 - 缩短分析运行时间 - 减少内存使用 - 增量签核支持9. 总结
1. SoC设计复杂度持续呈指数增长 2. SpyGlass提供全面的RTL静态分析和签核平台 3. 涵盖Lint、CDC、DFT、Power、Constraints等关键领域 4. 层次化流程确保可扩展到10亿门+设计 5. 统一平台消除了多工具多约束的不一致性 6. RTL签核成为现代SoC设计流程中不可或缺的环节 7. 早期发现问题可节省显著的下游成本和进度
图片索引
本文共622张图片（大型PPT演示文稿），存放于 SNUG_TPC_Spyglass_Lee_2016_Synopsys_Inc_paper_images/ 目录。
第1页: 标题页 — Static Analysis with SpyGlass 第2页: SoC设计日益增长的复杂性 第3-10页: SpyGlass RTL签核平台概述 第11-20页: SpyGlass Lint 第21-32页: SpyGlass CDC 第33-43页: SpyGlass DFT ADV 第44-52页: SpyGlass Power 第53-60页: SpyGlass Constraints 第61-68页: 层次化SoC分析流程 第69-70页: 总结 第71页: 结束页