快速DFT开发的运行时间缩减
📑 目录
快速DFT开发的运行时间缩减
会议: SNUG 2016
作者: Fabien Chiantia, Cédric Escallier (ST Microelectronics)
地点: 法国格勒诺布尔 (2016年6月28日)
页数: 17
源文件: SNUG_TPC_DFT_Dorso_Untitled_paper_3.pdf
Page 1
快速DFT开发的运行时间缩减
Fabien Chiantia / Cédric Escallier ST Microelectronics 2016年6月28日 法国格勒诺布尔
Page 2
引言
- 芯片越来越大 - 新功能 - 复杂度 - 上市时间 - 激进的进度安排 - DFT 可测试性设计影响可能很显著
TOP电路参数： - 约550万寄存器 - 1660个存储器 - 1个64位四核CPU - 超过10个并行接口 - 28FDSOI工艺
ATPG 自动测试向量生成分析和回归测试
Page 3
议程
- 更快的扫描插入步骤 - 更快的扫描插入验证 - 更快的ATPG分析和回归
Page 4
更快的扫描插入步骤
Page 5
更快的扫描插入步骤
- CPU运行时间对大型芯片来说非常长 - 特别是对于最终实现流程 - 为确保项目安全做出的决策 - 将顶层切分为多个部分 - 实现并行开发 - 寄存器数量被分割 - 降低CPU运行时间
分区方法： - 将硬核设计分为分区1-5 - 子分区进一步切分 - DRC提速6.5倍 - 扫描拼接提速3倍
Page 6
使用CTL的扫描插入——概念
- 使用模型进行插入流程 - CTL 核心测试语言 (Core Test Language) - 替代完整网表 Netlist并包含所有测试信息的模型 - 众多优势
Page 7
使用CTL的扫描插入——时间节省
- DRC 设计规则检查 - 检查所有寄存器是否被良好控制/观察 - 扫描拼接 Scan Stitching - 创建连接所有扫描寄存器的扫描链 Scan Chain
时间加速： - DRC提升3倍 - 扫描拼接提升42倍
Page 8
子分区
- 一些不成熟的IP可能在最终交付方面存在延迟 - 在基本方法中可能影响最终的扫描插入 - 使用共享I/O功能 → 创建子分区 - 全局扫描结构的灵活性 - 最终扫描生成时的IP交换
物理分区（共享I/O压缩）： - 延迟调度的模块（使用经典扫描）+ 其他扫描逻辑 → 压缩器/解压缩器 → 扫描输入/输出
Page 9
更快的扫描验证步骤
Page 10
更快的扫描插入验证步骤——概述
- 在顶层进行验证 - 查看所有分区之间的所有交互（复位、测试控制、片上时钟控制器 OCC等） - DFT时钟树潜在问题 - 分区到分区的良好插入 - 潜在的级联OCC
OCC级联问题示意图： - 分区1的OCC → 分区2 → PLL - 分区1 → PLL → OCC1 → OCC2（分区2）
Page 11
更快的ATPG分析和回归步骤
Page 12
时钟DRC时间缩减
- 使用片上时钟控制器 OCC的DRC在TetraMAX中花费很长时间 - 约12小时运行时间（单处理器） - 一些检查仅针对测试机向量生成 - 可以降低DRC的精度以专注于"设计"质量
set_drc -nodisturb_clock_grouping
set_drc -suppress_group_clocks -clock -any
set_rule C41 warning
加速：5倍
Page 13
覆盖率估计
- 完全覆盖率估计非常耗时... - 减少故障字典可以大幅提升性能 - 覆盖率精度会降低，但是可预测的... - 完全覆盖率可以通过外推获得
| ATPG运行 | 测试覆盖率估计 | ATPG有效性 | 经过运行时间 |
| 100%故障 | 98.12% | 99.78% | 1,532,009秒 |
| 1%故障 | 97.67% | 99.32% | 134,503秒 |
| 0.01%故障 | 97.05% | 98.85% | 2,937秒 |
加速：512倍（5个CPU，从17天缩减到约48分钟）
Page 14
IDCard
- 使分析和回归更容易 - 将所有重要检查编译到一个文件中 - 基于TetraMAX报告： - DRC 设计规则检查 - 锁存锁存器 - 非扫描单元检查 - 片上时钟控制器 OCC报告 - 扫描链报告 - TCR TA约束检查 - 覆盖率检查 - 区分两次运行之间的差异
示例：IDCard
Page 15
结论
Page 16
结论
- 拥有良好的方法论可以大幅缩短开发时间 - 开发SoC 系统级芯片时不考虑这一方面是非常危险的
Page 17
谢谢！
图片索引
本文共65张图片，存放于 SNUG_TPC_DFT_Dorso_Untitled_paper_3_images/ 目录。
第2页：芯片规模参数概览 第5页：顶层切分为多个分区示意图 第6页：CTL模型概念图 第7页：DRC与扫描拼接时间对比 第8页：子分区与共享I/O压缩 第10页：OCC级联问题示意 第12页：时钟DRC缩减设置 第13页：覆盖率估计与运行时间对比 第14页：IDCard示例