IC Compiler II加速大规模电路物理实现收敛
专题7@APR
None
14 页
ICC II加速大规模电路物理实现收敛
会议: 专题7@APR | 作者: Yao Lu, Boren Deng (Amlogic Shanghai) | 页数: 14
摘要
Amlogic在大型SoC 系统级芯片芯片（>100M门）物理实现中采用IC CompilerI。本文分享了利用ICC II特性加速大规模电路物理实现收敛的实践：多线程布局优化、CCD流程、层次化设计方法、增量ECO策略。
关键方法
大规模设计分区策略
- 顶层划分为多个tile（各300K-500K实例） - 使用ILM（接口逻辑模型）进行层次化时序分析 - 顶层时序预算分配与验证ICC II加速技术
# 多线程设置
set_host_options -max_cores 16
CCD并发时钟和数据优化
clock_opt -concurrent_clock_and_data
增量flow
place_opt -incremental