使用SystemVerilog的跨时钟域（CDC）设计与验证技术
SNUG Boston 2008
2008
56 页
使用SystemVerilog的跨时钟域（CDC）设计与验证技术
作者: Clifford E. Cummings, Sunburst Design, Inc. (cliffc@sunburst-design.com)
摘要
重要的设计考量要求在跨时钟域 CDC（CDC）边界处仔细构建多时钟设计。本文详细介绍了一些最新策略和已知最佳方法，用于解决跨CDC边界传递单个和多个信号的问题。本文包括与CDC验证相关的技术，以及一个有趣的两级深度FIFO 先入先出设计，用于在时钟域之间传递多个控制信号。虽然本文描述的设计方法通常可以使用任何HDL实现，但示例使用了高效的SystemVerilog技术。
目录
1.0 引言 2.0 亚稳态 Metastability 3.0 同步器 Synchronizer 4.0 CDC验证技术 5.0 FIFO设计 6.0 结论
图片索引
本文共29张图片，存放于 _images/ 目录。