从 Vera 到 SystemVerilog 的逐步迁移方法
SNUG Europe 2008
2008
20 页
从 Vera 到 SystemVerilog 的逐步迁移方法
会议: SNUG Europe 2008 作者: Joachim Geishauser, Wolfgang Mair, Daniel Hoheisel, Freescale Halbleiter Deutschland GmbH 页数: 20
摘要
随着 SystemVerilog 作为 IEEE 标准的成熟以及 EDA 工具支持的完善，许多原本使用 Vera 硬件验证语言 的团队面临将现有验证环境迁移到 SystemVerilog 的挑战。一次性完全迁移往往是高风险且不切实际的。
本文介绍了 Freescale 团队采用的一种逐步迁移方法，将现有的 Vera 验证环境逐步过渡到 SystemVerilog。该方法的核心思想是将迁移分解为多个可控的步骤，允许 Vera 和 SystemVerilog 组件在同一验证环境中混合使用，从而在迁移过程中保持验证能力不中断。
本文详细描述了迁移策略、技术挑战（如两种语言之间的接口、跨语言通信、数据类型映射）、VCS 对混合语言仿真的支持、以及在迁移过程中维持测试覆盖率和回归测试完整性的方法。通过多个阶段的逐步替换，团队成功完成了从 Vera 到 SystemVerilog 的平滑过渡。
图片索引
共 6 张图片，存放于 _images/ 目录。涵盖迁移策略图、混合语言环境架构、各个迁移阶段的技术细节对比等内容。