将SVA协议检查与面向对象测试平台结构结合

将SVA协议检查与面向对象测试平台结构结合

作者: Nils Bossemeyer, Frank Donner, Joachim Fader, Michael Pallas, Michael Rohleder, Freescale Semiconductor, Munich

---

摘要

SystemVerilog语言的问世为验证工程师提供了两种新武器来应对不断上升的工作复杂度：面向对象验证方法学（通常基于验证基类如VMM实现），以及定义协议和设计意图的形式化方法（通常以SVA SystemVerilog 断言形式实现）。由于各自的优势，协议检查器通常使用SVA实现，而更复杂的测试平台组件通常使用基类概念。

本文超越了SystemVerilog断言的典型用法，探索了它们在测试平台组件内部或与其他组件配合使用的能力。使用它们进行协议检查。

---

图片索引

本文图片数为0。