DFTCMax模块化实现：确保低面积开销与高测试质量
📑 目录
- 1. **DFTCMax模块化实现：确保低面积开销与高测试质量**
- 2. **目录**
- 3. 
- 4. 
- 5. 
- 6. 
- 7. 
- 8. **4.0 生成与集成流程**
- 9. 图9：(a) CoDec RTL集成流程 (b) CoDec网表集成流程
- 10. 表3：发射-捕获（LOC）故障模型测试生成结果比较
- 11. 
DFTCMax模块化实现：确保低面积开销与高测试质量
会议: SNUG India 2008
作者: Rajesh Tiwari, Srivaths Ravi, Mohammed Hussain, Kuba Smieciuszewski
页数: 11
源文件: SNUG_2008_India_Mills_How_to_build_a_million_gate_paper_4.pdf
Page 1
DFTCMax模块化实现：确保低面积开销与高测试质量
作者： Rajesh Tiwari, Srivaths Ravi, Mohammed Hussain, Kuba Smieciuszewski
{rktiwari,srivaths.ravi}@ti.com,{Mohammed.Hussain,Kuba.Smieciuszewski}@synopsys.com
摘要
我们描述了使用 DFTCMax 为一个工业IP核设计测试压缩 Test Compression架构的经验，该IP核需要分布式实现以确保低面积开销，同时保证与单一CoDec架构相同的测试质量。
在初步调研现有工具支持时，我们发现传统的单一CoDec（压缩器-解压缩器）实现如果用于具有多个物理分区的IP核，会增加芯片的总面积（由于布线开销），而针对给定测试机通道带宽的多CoDec层次化自适应扫描综合（HASS）风格实现则能减少测试数据量 Test Data Volume/测试时间节省。所提出的架构利用DFTCMax的模块化特性，创建物理上分布式的CoDec实现，该实现在逻辑上与单一CoDec实现等效，且STUMPS在不同分区之间共享。我们描述了所提出模块化实现在压缩模式和旁路模式下的架构，以及使用Design Compiler和TetraMAX现有特性实现该方案的综合步骤。实验结果表明，该方案的测试质量 Test Quality与单一CoDec方案相同。
Page 2
目录
1.0 引言 2.0 HASS风格多CoDec方案的局限性 3.0 提出的架构 3.1 压缩模式架构 3.2 旁路模式架构 4.0 生成与集成流程 5.0 实验与结果 6.0 结论 7.0 参考文献
图表目录
图1：显示布线拥塞的版图 图2：使用三个低引脚数CoDec的HASS风格方案 图3：单一CoDec与HASS风格多CoDec方案的比较 图4：模块化DFTCMax压缩模式架构 图5：压缩器等价性 图6：模块化DFTCMax旁路模式架构 图7：旁路模式分组规范 图8：CoDec生成阶段 图9：(a) CoDec RTL集成流程 (b) CoDec网表集成流程
Page 3
1.0 引言
纳米级集成电路（IC）的发展趋势，如器件集成度的不断提高、深亚微米技术节点中需要覆盖新的缺陷模型等，增加了必须施加在器件上的测试数量。与这些测试相关联的测试数据量 Test Data Volume（TDV）和测试应用时间 Test Application Time（TAT）可能高得惊人。为了应对这些需求，片上测试激励解压缩器和响应压缩器等电路结构已成为片上系统（SoC）的标准组件。
虽然单个CoDec（压缩器-解压缩器）可以服务于数百个内部扫描通道或STUMPS，但在大型设计中，将CoDec连接到不同扫描链 Scan Chain所需的布线可能相当显著，导致拥塞问题和/或面积增加。图1展示了一个具有单个CoDec的知识产权（IP）核的版图，其中我们突出显示了CoDec位置存在的拥塞。另一方面，分布式多CoDec实现允许各个CoDec物理放置在电路的不同位置，从而减少由此产生的拥塞。本文贡献了一种新颖的分布式多CoDec实现，解决了上述需求。
图1：显示布线拥塞的版图
本文的其余部分组织如下。第2.0节描述了使用现有HASS风格多CoDec支持在DFTCMAX中解决此问题的局限性。第3.0节描述了所提出的架构以及压缩模式和旁路模式的工作原理。第4.0节描述了在当前版本的Design Compiler中实现所提出方案的流程。第5.0节展示实验和结果，第6.0节给出结论。
2.0 HASS风格多CoDec方案的局限性
Synopsys的HASS风格多CoDec方案提供了一种确保分布式或模块化实现的方法。这种方法的主要缺点是我们不能在CoDec之间共享扫描端口（扫描输入/扫描输出）。我们需要将所有扫描端口单独/独立地引出到顶层以进行测试向量生成。测试机通道限制通常制约了HASS风格多CoDec方案的实现。对于给定的测试机通道数量，一种选择是使用DFTCMAX中提供的低引脚数CoDec架构的HASS风格多CoDec方法。HASS方法的另一个缺点是诊断方面的限制。
Page 4
我们在一个65nm IP核上研究了这一选项，发现与单一CoDec方案相比，该方案在测试质量 Test Quality（覆盖率和向量数）方面有所损失。表1列出了该IP的特性。该IP约有110k个触发器 Flip-Flop，三个时钟域 Clock Domain，三个物理分区（Core1、Core2和Core3），总共422条扫描链。在这422条扫描链中，分区1包含270条扫描链，分区2包含148条扫描链，分区3包含4条扫描链。
表1：评估IP的设计特性
| 参数 | 数值 |
| 工艺 | 65 nm |
| 触发器数量 | 110,746 |
| 分区数 | 3 |
| 时钟域数 | 3 |
| 扫描链数 | 422 |
为了进行本次评估，我们考虑了两种DFTCMax压缩架构：(i) 具有8个扫描输入和8个扫描输出、422条内部扫描链的单一CoDec（8/422配置），以及 (ii) 如图2所示的三CoDec HASS风格实现，其中Core1的CoDec1使用5个扫描输入和5个扫描输出、270条内部扫描链（5/270配置），Core2的CoDec2对应2/148配置，Core3的CoDec3对应1/4配置。
图2：使用三个低引脚数CoDec的HASS风格方案
Page 5
使用TetraMAX对两种场景进行固定型故障模型的测试向量生成结果如图3所示。我们观察到，与单一CoDec配置相比，HASS风格多CoDec方案导致测试覆盖率 Test Coverage下降0.49%，向量数膨胀33%。显然，存在寻找具有更好测试质量的压缩架构 Compression Architecture的空间。
图3：单一CoDec与HASS风格多CoDec方案的比较
3.0 提出的架构
所提出的架构利用DFTCMax的模块化特性，创建物理上分布式的多CoDec实现，该实现在逻辑上与单一CoDec实现等效，且STUMPS在各分区之间共享。第3.1节和第3.2节详细描述了所提出CoDec架构的压缩模式和旁路模式。
3.1 压缩模式架构
CoDec架构的最佳解释如下。我们首先生成一个能够容纳给定设计所有链的单一CoDec。基于用户指定的分区，为每个分区复制该CoDec，同时保持与单一CoDec架构中相同的适当链连接。这为我们提供了物理上分布式的多CoDec架构。对于各个复制CoDec中未使用的内部扫描通道，解压缩器侧未使用的内部扫描输入端口保持未连接，而到压缩器的未使用内部扫描输出端口则连接到"零"（连接逻辑在增量编译期间被优化）。为了模拟等效行为，测试机扫描输入通道被扇出到所有单独的CoDec，各个CoDec的扫描输出经过XOR 异或运算后引出到测试机扫描输出通道。
图4以一个示例解释了该架构。考虑一个具有三个分区的设计——Core1、Core2和Core3。假设Core1有X条扫描链，Core2有Y条扫描链，Core3有Z条扫描链。因此，设计共有N=X+Y+Z条扫描通道。假设我们有n个测试机通道用于扫描输入，n个测试机通道用于扫描输出。如上所述，我们将生成一个n/N配置的单一CoDec，并在所有三个核中复制它。生成的CoDec1、CoDec2和Codec3现在如图4所示连接。例如，Codec2保留了与单一Codec配置中Core2的Y条通道相关联的连接。另一方面，Codec2中的前X条通道和后Z条通道则被不同处理，因为它们由Codec1和Codec3处理。在解压缩器侧，这些连接不再需要存在，在压缩器侧，相应的连接被拉低。最后，每个复制CoDec的Test_so(i)经过XOR运算后引出到对应的顶层Test_so(i)。
Page 6
图4：模块化DFTCMax压缩模式架构
容易看出，模块化架构中的CoDec解压缩器与单一CoDec等效，因为通过克隆保留了与单一Codec配置相同的连接。在压缩器侧，XOR操作的结合律（a xor 0 = a, (a xor b) xor c = a xor (b xor c)）确保了等价性。图5通过一个示例解释了压缩器的等价性。
图5：压缩器等价性
图5.a展示了一个示例压缩器，它将三条扫描链异或到三个扫描输出，如图所示。图5.b展示了两个分区场景的模块化压缩器实现，其中链a和b属于一个分区，而链c属于另一个分区。我们可以清楚地看到，经过最终的XOR逻辑后，我们得到的输出与图5.b相同。
Page 7
3.2 旁路模式架构
模块化DFTCMax中的一个挑战是提出旁路模式支持。乍看之下，由于Codec复制策略，架构的旁路模式串联似乎被破坏了！然而，事实证明，如果我们在单一CoDec生成期间处理好旁路模式实现，我们也可以在模块化实现中重用CoDec旁路模式。这可以通过创建等于旁路模式链数量的扫描链组，并确保所创建的组不混合来自不同分区的链来实现。
我们再次使用运行示例来说明旁路模式。我们创建了8个扫描链组，其中5组分配给Core1，2组分配给Core2，1组分配给Core3，如图6所示。对于Core1，每组串联54条链；对于Core2，每组串联74条链；而Core3的单个组串联了Core3的所有链。该规范如图7所示。通过这种方式，我们将从Core1获得5条旁路模式链，从Core2获得2条旁路模式链，从Core3获得1条旁路模式链。
图6：模块化DFTCMax旁路模式架构
图7：旁路模式分组规范
Page 8
4.0 生成与集成流程
为了在当前版本的Design Compiler中支持所提出的模块化方法，我们开发了一个可分为两个阶段的流程：
- 阶段1：CoDec生成（伪RTL流程） - 生成单个n到N的CoDec - 阶段2：CoDec复制与集成 - 选项1：RTL + 网表流程（用于最终STUMPS连接） - 选项2：网表流程
阶段1是CoDec生成步骤（图8），在此步骤中使用一个虚拟设计为给定的扫描输入、扫描输出和内部扫描链数量生成CoDec，然后使用自定义脚本从最终网表中提取。我们将其称为伪RTL流程，因为我们拥有网表格式的完整CoDec模块，同时可以在RTL中实例化CoDec实体，并在RTL中完成顶层连接。
图8：CoDec生成阶段
在阶段2中，我们将阶段1中生成的CoDec与目标设计集成，以实现模块化实现。此阶段可以使用图9中描述的RTL插入方法或网表插入方法来实现。
Page 9
图9：(a) CoDec RTL集成流程 (b) CoDec网表集成流程
5.0 实验与结果
在本节中，我们总结了第2.0节描述的IP核上单一Codec和模块化DFTCMax配置的结果。表2显示了固定型故障模型 Fault Model的向量数和测试覆盖率 Test Coverage结果，而表3总结了发射-捕获（LOC）故障模型的结果。在两个表中，测试生成是按域进行的，同时固定型故障模型还显示了基于复位翻转的补充结果。我们使用Tetramax（版本2007.12）进行ATPG 自动测试向量生成分析，使用Synopsys DC（版本2007.12）进行综合和Codec生成。
表2：固定型故障模型测试生成结果比较
| 捕获时钟/复位条件 | 单一CoDec向量数 | 单一CoDec覆盖率 | 模块化向量数 | 模块化覆盖率 |
| CLK1 | 3351 | 97.29% | 3347 | 97.29% |
| CLK2 | +129 | 98.07% | +130 | 98.07% |
| CLK3 | +157 | 98.95% | +149 | 98.95% |
| (复位补充) | +15 | 99.52% | +16 | 99.52% |
| 累计数量 | 3652 | 99.52% | 3642 | 99.52% |
Page 10
表3：发射-捕获（LOC）故障模型测试生成结果比较
| 时钟 | 单一CoDec向量数 | 单一CoDec覆盖率 | 模块化向量数 | 模块化覆盖率 |
| CLK1→CLK1 | 15270 | 93.72% | 15250 | 93.73% |
| CLK2→CLK2 | +267 | 94.21% | +265 | 94.22% |
| CLK3→CLK3 | +332 | 95.09% | +334 | 95.10% |
| 累计数量 | 15869 | 95.09% | 15849 | 95.10% |
如预期一样，我们的结果显示所提出架构的测试质量 Test Quality与单一CoDec方案相同。
6.0 结论
在本文中，我们描述了一种实现模块化或分布式DFTCMax Codec的新颖方法，可以解决大型设计中扫描链布线拥塞 Scan Chain Routing Congestion问题。我们已经看到，所提出的模块化架构在逻辑上与单一Codec架构等效。在Texas Instruments（印度）设计的一个IP核上的实验结果表明，所提出的架构具有与单一CoDec架构相同的测试质量 Test Quality。
7.0 参考文献
[1] https://solvnet.synopsys.com/dow_retrieve/A-2008.03/dftxg2/dftxg2_intro.html
[2] https://solvnet.synopsys.com/dow_retrieve/A-2008.03/dftxg2/dftxg2_hass.html
[3] https://solvnet.synopsys.com/dow_retrieve/A-2008.03/dftxg2/dftxg2_toc.html
[4] https://solvnet.synopsys.com/rn_retrieve/synthesis/Z-2007.03/1206995516760.pdf
8.0 附录
图10展示了X容忍Codec连接，它复用一个扫描输入作为X容忍的使能信号，并在解压缩器处生成一些额外的控制信号k，以控制压缩器处X处理的门控。这些连接对于不同核的所有复制Codec将保持不变。只需按照第3.0节中的说明进行适当的链连接。
Page 11
图10：X容忍使能的DFTCMax Codec
图片索引
本文共31张图片，存放于 SNUG_2008_India_Mills_How_to_build_a_million_gate_paper_4_images/ 目录。
第1页： - 标题与摘要（布局图） 第3页： - 图1：显示布线拥塞的版图 第4页： - 图2：使用三个低引脚数CoDec的HASS风格方案 第5页： - 图3：单一CoDec与HASS风格多CoDec方案的比较 第6页： - 图4：模块化DFTCMax压缩模式架构 - 图5：压缩器等价性 第7页： - 图6：模块化DFTCMax旁路模式架构 - 图7：旁路模式分组规范 第8页： - 图8：CoDec生成阶段 第9页： - 图9：(a) CoDec RTL集成流程 (b) CoDec网表集成流程 第11页： - 图10：X容忍使能的DFTCMax Codec