SoC门级仿真（GLS）周期缩减——仿真流程加速器

SNUG India 2008 2008 10 页

SoC门级仿真（GLS）周期缩减——仿真流程加速器

会议: SNUG India 2008 作者: Rajat Sagar, Rama Kowsalya, Ashutosh Tiwari (Texas Instruments) 页数: 10 源文件: SNUG_2008_India_Sagar_Microsoft_Word_GlsVerificationSnug08doc_paper.pdf

摘要 (Abstract)

在整个SoC 系统级芯片设计验证（DV）周期中，门级仿真 GLS可能占用近一半或更多的时间。挑战通常包括因未初始化网线 Uninitialized Nets导致的测试失败、极长的运行时间及相关问题。此外，变化的物理层次结构、不适当的测试（即测试不与网表兼容）和测试平台伪影增加了调试挑战。

本文针对设计验证工作中开发的一些常见GLS问题，通过流程增强来解决。本文介绍了为解决典型的门级仿真 GLS问题而开发的新方法学、流程增强和检查清单的概念。最后，我们以结果总结作为论文收尾，并概述了该领域的未来工作方向。

1. 引言

门级仿真 GLS是SoC 系统级芯片设计流程中的关键步骤，用于验证综合和物理实现后的网表功能正确性以及时序反标（SDF 标准延迟格式）的正确性。然而，GLS极其耗时。

2. GLS常见挑战

- 未初始化网线：综合可能引入新的未初始化节点，导致X传播 - SDF反标问题：时序违例和保持时间违例在GLS中暴露 - 长运行时间：门级网表比RTL仿真慢10-100倍 - 物理层次变化：布局后的层次可能与RTL不同 - 测试不兼容：RTL测试可能不适用于门级网表

3. 流程增强方法

- 自动化初始化检查清单 - 选择性SDF反标 - 并行GLS策略 - 增量门级仿真 - X-传播抑制技术

4. 未初始化网线处理

提出系统化的未初始化网线检测和修复流程，包括静态分析和动态检查的结合。

5. 测试平台兼容性

开发了自动化的测试兼容性检查工具，在GLS启动前识别潜在的测试平台问题。

6. 结果与总结

通过流程增强，GLS周期时间显著缩短，调试效率提升。

图片索引

本文图片存放于_images/目录。