使用IC Compiler进行45nm高性能处理器设计

使用 IC Compiler 进行 45nm 高性能处理器设计

会议: SNUG India 2008 作者: Ananth Somayaji 等 (Texas Instruments India), Harissh Swaminathan (Synopsys India) 页数: 7 源文件: SNUG_2008_India_Somayaji_snug2k8DiabloFinal_paper.pdf

---

摘要

随着工艺技术的缩小和具有挑战性的市场条件，从功耗、性能和面积的角度看，应用处理器的设计已变得非常有挑战性。所有这些都需要"业界最佳"的 EDA 工具配合"业界最佳"的设计流程。我们通过介绍 Diablo（TI 的一款 45nm 高性能应用处理器）来突出设计收敛的这两个方面。我们描述了在综合、布局和时钟树综合中采用的各种方法学。我们最后还描述了在该设计中进行的变异分析工作。

关键设计方法学包括：综合阶段的时序驱动优化、布局阶段的宏和标准单元布局策略、CTS 阶段的多模多角时钟树平衡、以及使用 PrimeTime 进行工艺变异感知的静态时序分析 STA。该设计在 45nm 工艺节点上成功实现了目标频率和功耗目标。

---

图片索引

本文共涉及 3 张图片，存放于 SNUG_2008_India_Somayaji_snug2k8DiabloFinal_paper_images/ 目录。