使用混合 SystemVerilog/SystemC 环境的验证 IP 复用：复杂网络 ASIC 案例
SNUG San Jose 2008
2008
14 页
使用混合 SystemVerilog/SystemC 环境的验证 IP 复用：复杂网络 ASIC 案例
会议: SNUG San Jose 2008 作者: Ben Chen, Srinath Atluri, Harry King, Cisco Systems, Inc. 页数: 14
摘要
复杂的网络 ASIC 设计需要全面的验证环境来确保功能正确性。VIP 验证IP（Verification IP）提供了一种标准化的方式来验证标准协议接口，但经常面临不同 VIP 来源和不同语言（SystemVerilog vs TLM 事务级建模）之间的集成挑战。
本文介绍了 Cisco 在复杂网络 ASIC 验证中使用混合 SystemVerilog/SystemC 环境进行验证 IP 复用的经验。该方法将 SystemVerilog 验证环境的优势（如 VMM 验证方法学手册、约束随机激励、功能覆盖率）与 SystemC 模型的高级抽象能力相结合。
本文涵盖了：(1) 混合验证环境的架构设计；(2) SystemVerilog 与 SystemC 之间的通信和同步机制；(3) 将第三方 SystemC VIP 集成到 SystemVerilog 验证环境中的策略；(4) 在网络 ASIC 项目中的实际应用案例和复用的经验教训。
图片索引
共 0 张图片（纯文本论文）。