状态保持设计：策略与案例研究

状态保持设计：策略与案例研究

会议: SNUG San Jose 2008 作者: David Flynn (ARM), Alan Gibbons (Synopsys) 页数: 34

---

摘要

状态保持 State Retention与电源门控 Power Gating（SRPG）相结合是实现超低待机功耗的关键技术。然而，状态保持的设计涉及诸多复杂性，包括保持寄存器单元的选择、保持控制时序、与 UPF 的集成、以及保存/恢复序列的验证等。不当的状态保持设计可能导致数据损坏、系统死锁或功耗反而增加。

本文由 ARM 和 Synopsys 联合撰写，基于"State Retention Power Gating"技术演示器的实际经验，全面介绍了状态保持设计的策略和案例研究。内容涵盖：(1) 全状态保持 vs 选择性状态保持的权衡；(2) 保持寄存器单元的电路结构和时序特性；(3) UPF 统一功耗格式 在状态保持推断中的应用和限制；(4) 保存/恢复时序的详细分析和最佳实践；(5) 基于 ARM 处理器的实际硅案例研究。

本文为设计者提供了实用的指导方针，帮助他们在实际项目中成功实现状态保持电源门控。

---

图片索引

共 59 张图片，存放于 _images/ 目录。涵盖 SRPG 电路结构、时序波形图、UPF 代码示例、硅测量数据等。