低功耗IP与UPF：高性能低功耗CPU设计的使能技术

SNUG Taiwan 2008 2008 16 页

低功耗IP与UPF：高性能低功耗CPU设计的使能技术

作者: Sean Fan, Ean Tseng, J.D. Pan, Grace Sun, Faraday Technology Co.

摘要

随着工艺进入纳米时代，低功耗设计技术对于ASIC 专用集成电路/SoC 系统级芯片设计变得更加重要。为了实现低功耗要求，相应的低功耗库和低功耗流程是两个主要关键因素。设计人员还需要一种统一的格式来描述功耗信息意图，以贯穿整个设计流程。UPF 统一功耗格式（Unified Power Format）保证了每个设计阶段的功耗完整性。Synopsys提出UPF作为具有功耗优化要求设计的黄金格式。

Faraday的低功耗库和低功耗流程经过验证，可用于实现各种低功耗设计。在本文中，我们将使用一个测试案例来走完使用UPF功耗格式的整个实现和验证流程。该流程涵盖综合、DFT 可测试性设计、仿真和布局布线 PnR阶段。每个阶段的要点，包括库、脚本和UPF命令，将被注明。测试案例中出现的问题和挑战也被突出显示。提出了解决方案或建议。通过该测试案例，Faraday的低功耗库和Synopsys的UPF兼容工具被证明可以顺利、正确地协同工作。

1.0 引言

2.0 经验证的低功耗库使用功耗节省策略

2.1 丰富的低功耗IP

2.1.1 多阈值电压 Multi-Vt库

2.1.2 隔离单元、电平转换器 Level Shifter、常开单元、保持寄存器、功率开关

3.0 UPF：贯穿低功耗设计流程的功耗意图规范

4.0 CPU设计概述

4.1 功耗感知综合和DFT

4.1.1 功耗感知综合和DFT期间的问题与解决方案

4.2 功耗感知仿真

4.3 功耗感知物理实现

- 4.3.1 功耗感知布局规划 Floorplan - 4.3.2 电源关断区域的电源连接排列方法 - 4.3.3 功耗感知布局 - 4.3.4 次级电源连接

5.0 结论与建议

6.0 致谢

7.0 参考文献

图片索引

本文共24张图片，存放于 _images/ 目录。