DFT MAX 扫描压缩流程经验

DFT MAX 扫描压缩流程经验

会议: SNUG Taiwan 2008 作者: Jih-Nung Lee, Shuo-Fen Kuo, Chih-Hung Wu, Chi-Feng Wu, Shih-Arn Hwang, Realtek Semiconductor Corp., Hsinchu, Taiwan 页数: 6

---

摘要

随着芯片尺寸和设计复杂度不断增长，需要越来越多的结构测试。测试数据量 Test Data Volume和测试时间的增加带来了显著的生产测试成本。此外，在深亚微米及以下工艺中，还需要考虑At-Speed测试以保证设计的高质量。

本文介绍了 Realtek 在扫描压缩（DFTMAX）流程中的实际经验。通过采用 Synopsys DFT MAX 解决方案，片上解压缩器和容忍未知值的压缩器被自动插入以执行测试激励压缩和测试响应压缩。本文详细描述了该流程的实现策略、配置参数选择、对测试覆盖率和测试时间的影响，以及在 Realtek 芯片设计项目中的实际应用结果。

---

图片索引

共 17 张图片，存放于 _images/ 目录。涵盖 DFT MAX 架构图、压缩流程图、覆盖率分析数据等。