使用ESP-CV进行定制宏的动态功耗分析以减少分析时间并提高精度

使用ESP-CV进行定制宏的动态功耗分析

作者: Stephen Bijansky, Bassam Mohd, Baker Mohammad, Qualcomm, Austin, TX, USA

---

摘要

本工作使用ESP-CV通过晶体管级原理图和版图后电容提取来仿真整个基准测试。通过使用ESP-CV将原理图网表 Netlist转换为晶体管级Verilog网表，我们可以在数分钟或数小时内仿真数千个基准测试周期，而使用快速SPICE仿真器只能仿真数十个周期。这种仿真速度的差异使我们能够仿真整个基准测试，而不是试图猜测一个好的SPICE仿真窗口。该流程已广泛用于集成到Qualcomm 45nm低功耗DSP 数字信号处理器中的定制宏的功耗估计和优化。

---

图片索引

本文共4张图片，存放于 _images/ 目录。