使用NanoTime分析数字存储接口逻辑
使用NanoTime分析数字存储接口逻辑
作者: Yun Mei Lim, Sudheesh Madhavan, Altera Corporation, San Jose, USA
摘要
NanoTime在Altera被用作40nm工艺节点的晶体管级静态时序分析 STA工具。NanoTime在Altera的主要用途之一是查找数字存储接口逻辑中三个功能的关键路径：寄存器扫描、写周期和读周期。这项工作是为了确保在SPICE仿真期间没有遗漏任何关键路径。本文将介绍为确保正确拓扑识别、时钟传播、晶体管方向和逻辑约束所做的工作。我们将分享使用NanoTime生成的时序路径报告的经验，以及添加自定义时序检查以确保所有必需的时序检查得到充分覆盖的经验。最后，我们将分享在将主要基于动态仿真的环境迁移到使用NanoTime的静态分析环境过程中遇到的一些挑战。
1 引言
在40nm工艺节点，数字存储接口逻辑的时序验证变得越来越具有挑战性。传统的SPICE仿真方法虽然精确，但速度慢且容量有限。NanoTime提供了一种互补的方法，通过静态时序分析来快速识别关键路径。
2 NanoTime流程
NanoTime的流程包括： - 读入晶体管级网表 Netlist - 设置时序约束 - 时钟传播分析 - 拓扑识别 - 时序路径报告生成 - 自定义时序检查
关键挑战包括确保正确的拓扑识别（特别是对于传输门和动态逻辑）和正确的时钟传播。
3 存储接口逻辑分析
针对三个关键功能的分析： - 寄存器扫描：验证扫描链中的时序 - 写周期：确保数据在写操作期间正确传输 - 读周期：验证读操作的建立和保持时间
4 挑战与解决方案
从动态仿真到静态分析的迁移面临以下挑战： - 电路拓扑识别 - 非标准逻辑结构的时序约束 - 多相位时钟的处理 - 与SPICE结果的相关性验证
5 结论
NanoTime成功地作为40nm工艺节点存储接口逻辑的静态时序分析工具被部署。它提供了比SPICE仿真快数个数量级的分析能力，同时保持着可比的精度。
图片索引
本文共3张图片，存放于 _images/ 目录。