基于PrimeYield-LCC的40nm IP设计光刻检查流程

基于PrimeYield-LCC的40nm IP设计光刻检查流程

作者: Julia Luo, Tom Mahatdejkul, Swapna Putchala, Ling Chien (ARM); Venkata Battaram, Susan Hu, Ron Duncan (Synopsys)

---

摘要

讨论了ARM为确保ARM标准单元 Standard Cell和IP 知识产权核在TSMC 台积电 40GS工艺上与光刻相关的良率问题得到优化所采用的方法。该流程围绕PrimeYield-LCC 光刻一致性检查展开，提供了一套全面的光刻热点识别和修复方法。

---

1 引言

在40nm及以下工艺节点，光刻效应显著影响芯片良率。确保标准单元和IP在这些工艺上的可制造性已成为设计流程的关键组成部分。

2 PrimeYield-LCC流程

PrimeYield-LCC（Litho-Critical-Check）是Synopsys的DFM 可制造性设计解决方案，提供： - 光刻热点检测 - 关键区域分析 - 布局优化建议

3 ARM的方法论

ARM在TSMC 40GS工艺上应用该流程，优化ARM标准单元和IP的光刻相关良率。

4 结果

该流程实现了光刻热点数量的显著减少和整体良率的提高。

---

图片索引

本文共7张图片，存放于 _images/ 目录。