探索3D集成芯片的DFT方法学

探索3D集成芯片的DFT方法学

作者: Chen-An Chen, Yee-Wen Chen, Ming-Hsueh Wu, Kun-Lun Luo, Liang-Chia Cheng, 工业技术研究院 ITRI, Hsinchu, Taiwan

---

摘要

与现有2D芯片相比，3D IC 三维集成电路已经被开发出来提供更高的带宽、更小的延迟、更小的外形尺寸和更低的功耗。实际上，要实现3D IC，不仅需要面对制造过程中堆叠技术的困难，还需要应对由此产生的严重测试问题。文献中已经提出了许多测试方法学，如边界扫描 Boundary Scan、基于核心的Wrapper、互连测试和测试访问机制。

---

图片索引

本文共27张图片，存放于 _images/ 目录。