多行设计方法论：同时使用高速与高密度单元库

SNUG Silicon Valley 2023 2023 10 页

多行设计方法论：同时使用高速与高密度单元库

论文信息

项目	内容
作者	Samsung Electronics Foundry Business（三星电子代工业务部）
会议	SNUG Silicon Valley 2023
页数	10 页（PPT 型论文）

1. 高性能与面积增益的重要性

在先进节点下，单一类型的标准单元库无法同时满足高性能和高密度的需求：

- 高速库（Lib A）：频率高，面积大 - 高密度库（Lib B）：面积小，频率低

混合行（Mixed Row）流程的价值：通过混合使用两种库，在不开发新库的前提下，针对特定应用优化 PPA。在三者的频谱上：

- Lib A（高性能）→ 频率最高，面积最大 - Lib B（高密度）→ 面积最小，频率最低 - 混合方案 → 介于两者之间，提供针对特定应用的优化点

2. 技术挑战

混合行设计面临三大技术挑战：

1. 行上的布局约束：不同高度的单元库无法在同一行中混合 2. 单元库设计规则不匹配：不同库之间的间距规则可能冲突 3. 行比例（Row Ratios）：如何确定最优的行数比例以最大化 PPA 收益

3. 解决方案

3.1 使用 LEQ Swap 进行库交换

通过逻辑等效（LEQ）交换在不同库之间映射单元，确保功能正确性。

3.2 基于面积的布线与混合电源轨规则

为兼容两种库的设计规则，采用混合电源轨规则和基于面积的布线优化策略。优化拥塞映射以减少布线冲突。

3.3 灵活的行比例

工具支持灵活的行比例设置，可以根据关键路径的分布动态调整不同库单元的空间分配。

布局合法性

确保混合行布局在多行环境下通过合法性检查——不同行高的单元可以合法放置而不违反设计规则。

4. 实现与签核方案

Synopsys Fusion Compiler 和 IC CompilerI 均已支持混合行设计流程：

- 自动化的库交换和单元映射 - 混合行布局合法性保证 - 完整的时序签核和物理签核支持 - DRC 兼容的电源轨设计

5. 结论

多行设计方法论通过在设计中同时使用高速和高密度标准单元库，在无需开发新库的前提下优化 PPA。Samsung Foundry 与 Synopsys 合作，提供了从实现到签核的完整混合行解决方案。该方法使得设计者可以在性能关键路径上使用高速单元，在非关键区域使用高密度单元，从而实现全局最优的 PPA 平衡。

核心概念

概念	说明
多行设计 Multi-Row Design	在同一芯片中使用不同行高标准单元库的物理设计方法
混合单元库 Mixed Cell Library	组合使用高速和高密度两种不同特性单元库的策略
标准单元 Standard Cell	数字 IC 设计的基本构建模块