Intel

页

Intel

类型: 公司/机构 | 引用论文数: 29

相关论文

- SystemVerilog陷阱的回归 - 基于可配置填充网格的层次化金属-过孔填充 - Intel多电压设计早期验证方法 - ICC中影响功耗的布局问题 - 综合与布局相关性：DC-Topography是解决综合布局失配的圣杯吗？ - 基于经验分析的跨电压PV收敛方法 - 使用ICC CTS流程实现良好的时钟偏斜和跨时钟平衡结果 - 使用经验分析的跨电压 PV 收敛 - UPF 2.0：期望与经验 - Hippo Lake：高速设计中自动化设计规划的案例研究 - 使用Synopsys Custom Compiler构建自动化寄存器文件 - RTLA 与 TestMax Advisor：P&R 原型验证中处理不完整 RTL 与 DFT 约束 - FPlab：一种参数化方法简化布图规划执行 - 时钟网络仿真——早期偏斜与延迟收敛 - RTLA/TestMax Advisor：利用RTL分析处理脏数据加速P&R原型验证 - 基于仿真的标准单元可布线性分析 - 标准单元库功能丰富度基准对比及其对设计PPA的影响 - 利用Intel 18A RibbonFET和PowerVia技术通过Fusion Compiler优化PPA收益 - 多位寄存器组：RLS设计中的挑战 - 超低功耗SoC设计的全面功耗验证 - 低功耗与静态验证精简流程 - 复杂SoC的低功耗静态签核 - 超低功耗SoC设计的综合功耗验证 - 使用块抽象和时序提取模型进行复杂百万门级SOC的分层实现 - 统一约束实践：跨时钟域CDC与静态时序分析STA - 实现复杂IP在SoC设计中的快速集成 - 接口时序约束的数学原理 - 使用块抽象模型和时序提取模型进行复杂数百万门SoC的层次化实现 - 加速复杂IP在SoC设计中的快速集成