低功耗设计 Low Power Design

页

概念解析

定义与起源

术语定义：低功耗设计是一套贯穿IC设计全流程的系统性方法论，目标是在满足性能要求的前提下将芯片总功耗降至最低。总功耗=动态功耗(P=aCV²f)+静态功耗(漏电)+短路功耗。低功耗设计从2000年代初的nice-to-have变成今天的must-have——移动设备受电池限制、数据中心受散热限制、AI芯片受供电限制。

核心要义

第一，功耗是设计出来的，不是修出来的。 后端可以做DVFS、Clock Gating、Power Gating——但如果架构层面选错了总线、RTL做了过多冗余计算，后端能做的非常有限。功耗优化80%在架构和RTL阶段就已决定。

第二，V²是你的最大杠杆。 动态功耗正比于电压的平方——电压降10%→功耗降19%。DVFS和Multi-Vt是核心武器。但降电压让路径变慢——需要用LVT单元在关键路径补偿。功耗和性能的根本trade-off。

第三，漏电功耗在先进工艺下不再可忽略。 28nm以下静态功耗大到不能无视。Power Gating是最有效手段——但引入inrush current、state retention、isolation cells等新问题。UPF就是用来描述这些电源意图的标准。

实践应用

* Clock Gating第一优先级：时钟树消耗30-40%动态功耗。好的时钟门控策略节省20-30%。 * Multi-Vt优化是标准流程：关键路径LVT(快但漏电)，非关键路径HVT(慢但省电)。 * UPF不是可选的：任何有多电压域或电源关断的设计必须写UPF。

实战案例

- 手机AP的DVFS架构演进：从固定电压到3个电压域再到7个——CPU跑2.4GHz需0.85V，处理后台任务时降频到800MHz降压到0.55V——功耗降70%。——SNUG Silicon Valley 2019 - AI推理芯片Power Gating灾难：关断MAC阵列电源但忘了插isolation cells——重新上电时crowbar电流尖峰——IR drop让相邻模块出现setup violation。——SNUG San Jose 2021 - IoT芯片亚阈值设计：NB-IoT芯片always-on传感目标功耗<10uW。传感模块电压降到0.4V(near-threshold)——0.4V corner下路径延迟大20倍——需POCV做统计时序签核。——SNUG Europe 2022

原话引用

> "Power is the new timing. Today timing closure is automated. Power closure is the real fight."—— Synopsys Fusion Compiler发布会, 2018 > "Every milliwatt you save in RTL is ten milliwatts you don't have to fight for in physical design."—— SNUG San Jose 2016 > "At 3nm, the leakage of an HVT cell is higher than the dynamic power of an LVT cell at 28nm. The game has completely changed."—— IEDM 2022

常见误区

误区一：功耗优化就是把电压降到最低。 near-threshold下延迟变异急剧增大，SRAM读写margin变小。最优电压点是trade-off。

误区二：Clock Gating越多越好。 小寄存器组(<8bit)的门控可能得不偿失。

误区三：漏电优化只在signoff做。 Power intent必须在RTL阶段定义。

思想演变

- 1990s：功耗是移动芯片的事 (1990–2005)：Dennard Scaling仍在生效。 - 2005–2015：Dennard Scaling终结：90nm以下漏电失控。UPF标准2007年发布。 - 2015–2022：AI时代功耗危机：AI训练芯片功耗从100W飙到700W+。Chiplet架构出现。 - 2022–present：3DIC与AI辅助：热密度成为第一约束。AI驱动功耗优化自动搜索Pareto前沿。