ATPG 自动测试向量生成

概念解析

定义与起源

术语定义：自动测试向量生成(Automatic Test Pattern Generation, ATPG)是DFT的核心算法——给定芯片网表和故障模型，自动生成一组测试向量，检测尽可能多的目标故障。ATPG将芯片测试从"人工设计测试用例"变成"算法自动求解"。

ATPG的数学基础可追溯到布尔差分和路径敏化。1966年Roth提出D算法。1980年代PODEM和FAN算法大幅加速。1990年代TetraMAX将ATPG商业化。

核心要义

第一，ATPG的本质是约束求解。 故障检测需要三个条件：故障点被激发、故障效应传播到观测点、传播路径被敏化。ATPG同时求解这三个约束。

第二，故障模型决定ATPG的质量天花板。 stuck-at覆盖DC故障。transition覆盖时序故障。path delay覆盖小延迟缺陷。cell-aware覆盖单元内部缺陷。每一代模型都更接近真实缺陷。

第三，ATPG的瓶颈不是算法速度——是向量体积。 现代芯片ATPG可生成数十亿向量但ATE存储器有限。真正的挑战是向量压缩。

实践应用

* 故障分级很重要：先跑stuck-at(快、覆盖面大)，再跑transition，最后补path delay。 * 测试点插入补短板：ATPG后检查低覆盖率区域→插入测试点→重跑ATPG。 * 层次化ATPG是大芯片必须：分core各自独立跑ATPG，top只做互连测试。

实战案例

- 某GPU的transition ATPG翻车：stuck-at 99.8%但transition只有82%。根因门控时钟阻塞transition传播。插入测试控制点后transition提到95%。——SNUG San Jose 2020 - Cell-Aware ATPG救了汽车芯片：传统测试全pass但仍有ppm级field return。cell-aware ATPG捕获了3个标准单元内部缺陷。——SNUG Europe 2018 - AI加速ATPG向量压缩：800M向量压缩到200M——强化学习做向量选择——200M覆盖了原800M的99.2%故障。——SNUG Silicon Valley 2023

原话引用

> "ATPG is not just an algorithm — it's the bridge between DFT theory and silicon reality."—— TetraMAX 首席架构师, SNUG 2005 > "The best ATPG vector is the one you don't need. Every vector you eliminate saves test time and test cost."—— SNUG India 2019 > "ATPG覆盖率到99%容易，到99.9%难，到99.99%几乎不可能——每多一个9，向量数翻倍。"—— DFT经理, 内部技术讨论

常见误区

误区一：ATPG覆盖率=测试质量。 覆盖率只告诉你能不能检测——不告诉检测了是不是真能抓到缺陷。

误区二：ATPG向量越多越好。 更多向量=更长测试时间=更高成本。压缩的本质是在三者之间找最优解。

误区三：ATPG是一次性工作。 每次ECO后ATPG必须重跑。增量ATPG可以只重跑变化部分。

思想演变

- 1960s：算法奠基 (1966–1980)：Roth提出D算法。布尔差分理论提供数学基础。 - 1980s：算法加速 (1980–1990)：PODEM和FAN大幅加速。商用ATPG工具出现。 - 1990s：商用成熟 (1990–2010)：TetraMAX成为工业标准。支持多种故障模型。 - 2010s–present：AI时代：层次化ATPG处理10亿门芯片。AI/ML辅助向量生成和压缩。

相关论文

- TetraMAX ATPG功耗感知结果：ARM Cortex-A8微处理器 - 小延迟缺陷 ATPG 的用户实践经验 - 复杂 SoC 上的小延迟缺陷实验 - 在复杂 VLSI 上使用 Synopsys Galaxy 流程进行可测试性设计插入 - 使用片上PLL优化跳变故障测试向量生成及其对压缩技术的影响 - 定制片上时钟控制器与扫描压缩插入的全层次化At-Speed测试流程 - DFTCMax模块化实现：确保低面积开销与高测试质量 - 实现测试时间与测试质量平衡的集成流程 - 面向百万门级设计的多压缩器实现方案 - 使用基于时序余量的动态桥接故障模型检测高阻桥接缺陷 - 基于Slack的动态桥接故障模型检测高阻桥接缺陷 - 小延迟缺陷测试技术 - 实现SOC高测试覆盖率的策略 - 多时钟域跳变延迟故障ATPG测试：一种创新方法 - 实现 SoC 高测试覆盖率的策略 - DFT MAX扫描压缩流程实践经验 - 与设计同步的DFT：层次化扫描压缩 - 创建有效的物理感知测试：数据挖掘与测试量控制 - 混合信号设计中分散数字模块的DFT方案 - 应用 DFT Compiler 核心封装技术控制数模接口 - RTLA 与 TestMax Advisor：P&R 原型验证中处理不完整 RTL 与 DFT 约束 - Synopsys定制设计平台：加速稳健的定制设计 - 使用 Synopsys TestMAX 测试所有极限 - 级联浮点DesignWare IP的高精度设计与实现技术 - 比特币低功耗流程与方法学——实现篇：‘完全酷’案例研究 - 面向汽车设计可测试性改进的测试点插入案例研究 - 测试点插入改善汽车设计可测试性案例研究 - 使用SpyGlass进行早期RTL可测试性和ATPG覆盖率分析：案例研究 - 在RTL签核中改善SoC可测试性和ATPG效率 - 将SoC可测试性改进作为RTL签核的一部分 - 面向小型核心的轻量级LBIST实现方法学——DFTMAX LogicBIST/SpyGlass DFT ADV/TetraMAX II ADV - 以前所未有的速度实现测试质量和成本目标 -- Synopsys测试自动化工具 - 使用 SpyGlass 进行早期 RTL 可测试性与 ATPG 覆盖率分析：案例研究 - 使用SpyGlass DFT ADV进行测试点插入与覆盖率的调查研究 - 使用 Synopsys 推荐的 ATPG 流程实现高测试质量 - 使用SpyGlass DFT ADV在RTL签核阶段改善DFT实现 - 测试点决胜局——覆盖率、成本与QoR的DFT帽子戏法 - RTL 可测试性与设计分析：SpyGlass DFT ADV - SpyGlass DFT ADV早期可测试性分析与物理感知测试点插入——优化ATPG结果 - SpyGlass DFT ADV概述——RTL测试Signoff - SpyGlass DFT ADV早期可测试性分析：满足汽车电子严苛的可测试性要求 - 从早期RTL分析到更快速高效的ATPG：管理测试成本 - 使用DFTMAX LogicBIST和SpyGlass的内建自测经验分享 - 使用SpyGlass RTL DFT检查减少设计周转时间与测试ECO - 基于Spyglass的DFT检查 - Synopsys汽车电子测试解决方案 — ISO 26262认证 - Synopsys 汽车测试解决方案：ISO 26262 认证 - 使用 Synopsys OCC 实现标准单元和 IP 的可靠硅鉴定 - 在高度受限环境中同时使用DFTMAX与异步和同步片上时钟控制器（OCC）的用户经验 - 微控制器设计中从DFTMax到DFTMax Ultra的迁移 - 加速DFT开发的运行时缩减策略 - 早期验证——TestMAX DFT左移加速结果达成时间 - 基于DFTMAX-Ultra实现low-pin、low-cost、low-power DFT设计 - DFTMAX Ultra：面向小型数字混合信号器件 - 扫描测试期间的电源完整性挑战 — 缓解电气挑战的案例研究 - DFTMAX-Ultra在超低引脚数设计中实现高测试覆盖率——嵌入测试模式控制器 - 使用Synopsys测试自动化工具降低DPPM并测试安全关键电路 - 加密包裹IP的层次化多模式DFT实现 - 共享IO编解码器：在有限扫描可访问性下实现最高芯片级测试覆盖率 - 左移TestMAX流程和X容忍逻辑BIST方案用于汽车IC - 基于TetraMAX的扫描输入引脚共享技术 - 基于DFTMAX-Ultra实现低引脚数、低成本、低功耗DFT设计 - 使用LogicBIST与用户定义OCC实现固定型和跳变故障测试 - 大功告成！使用层次化 ATPG 提升生产力 - 按时达成测试质量和成本目标 - 收工！使用层次化ATPG提高生产力 - 层次化DFT解决方案应对数百万门SoC的DFT挑战 - 使用SpyGlass DFT提高ATPG效率的定制化流程 - 使用VCS细粒度并行实现DFT仿真10倍性能提升 - 快速DFT开发的运行时间缩减