DFT 可测试性设计

概念解析

定义与起源

术语定义：可测试性设计(Design for Testability, DFT)是一套在芯片设计阶段嵌入测试电路的方法论。核心思想：芯片制造后内部节点几乎不可观测——DFT通过扫描链(Scan Chain)、内建自测试(BIST)、边界扫描(JTAG)等结构，让测试向量穿透芯片暴露故障。DFT诞生于1970年代。1990年代扫描测试和ATPG成为工业标准，JTAG(IEEE 1149.1)发布。

核心要义

第一，DFT在可控制性和可观察性之间做交易。 扫描链把普通触发器替换为扫描触发器——测试模式下串成移位寄存器。代价：面积(每触发器多一个MUX)、时序(数据路径延迟)、测试时间。

第二，测试覆盖率不是100%就万事大吉。 覆盖率陷阱：分母只含可检测故障。真正该关注的是缺陷覆盖率(defect coverage)，不是故障覆盖率(fault coverage)。

第三，DFT和功能设计同步，非事后补救。 扫描链、压缩逻辑、测试点必须在综合布局阶段规划。RTL阶段DFT检查修复成本是门级的十分之一。

实践应用

* 扫描链是DFT的脊柱：全扫描覆盖率99%+；局部扫描用于性能敏感路径。 * ATPG是DFT的大脑：对stuck-at、transition、path delay分别生成向量。 * 压缩是DFT的生命线：片上解压+压缩逻辑把向量压缩10-100倍。 * BIST是DFT的自检系统：LogicBIST伪随机向量+MISR签名；MBIST用于存储器测试。

实战案例

- 5G基带芯片DFT翻车：ATE上stuck-at pass但transition大面积fail。根因扫描链shift功耗导致IR drop 15%，transition timing失效。解决：scan chain gating分时移位。——SNUG San Jose 2021 - 汽车MCU的LBIST自救：ISO 26262 ASIL-D MCU需在线自检。LogicBIST空闲期生成伪随机向量，MISR压缩签名比对，覆盖92% stuck-at。——SNUG Europe 2019 - 层次化DFT救AI芯片：400mm² AI芯片，200+扫描链300万级。Flat ATPG 72h未出结果。层次化分解后72h→4h。——SNUG Silicon Valley 2022

原话引用

> "If you can't test it, you can't ship it. DFT is not an option — it's the price of admission to silicon."—— Synopsys TestMAX 发布会, 2020 > "The best DFT is the one the designer never notices."—— SNUG Boston 2017 > "覆盖率99.9%听起来完美，但如果那0.1%的故障正好是芯片上最可能坏的gates，就是空头支票。"—— DFT技术总监, 内部评审 > "在3nm时代，DFT已经不是测试问题——是良率问题。你能测出多少故障，决定你能卖多少颗芯片。"—— TSMC OIP论坛, 2023

常见误区

误区一：DFT就是插扫描链。 BIST、JTAG、压缩逻辑各有用途。不同测试需求对应不同DFT结构。

误区二：ATPG覆盖率够了就可以tape-out。 真实缺陷可能和ATPG建模完全不同。需补充IDDQ、路径延迟、at-speed test。

误区三：DFT面积功耗可忽略。 5nm以下扫描FF大15-20%。10亿门设计需多目标优化。

思想演变

- 1970s：DFT诞生 (1970–1990)：芯片规模膨胀，功能测试力不从心。扫描路径法提出。JTAG标准化。 - 1990s：全扫描+ATPG成熟 (1990–2005)：全扫描成为标准。D算法/PODEM/FAN成熟。TetraMAX使覆盖率80%→99%+。 - 2005–2015：压缩时代：芯片突破1亿门，向量爆炸。片上压缩成为必须。 - 2015–present：层次化+AI：芯片突破10亿门。层次化DFT分解测试。AI辅助ATPG出现。LBIST成为功能安全必须。

相关论文

- RTL编码十诫 - 扫描与压缩对物理设计影响的案例研究 - 自定义片上时钟控制器和扫描压缩插入的全层次化流程用于At-Speed测试 - 复杂 SoC 上的小延迟缺陷实验 - 在复杂 VLSI 上使用 Synopsys Galaxy 流程进行可测试性设计插入 - 使用SNPS DesignWare组件和Galaxy Test进行先进DFT实现 - 定制片上时钟控制器与扫描压缩插入的全层次化At-Speed测试流程 - DFTCMax模块化实现：确保低面积开销与高测试质量 - 使用Galaxy平台层次化实现Cortex-A9 MPCore多核处理器 - 面向百万门级设计的多压缩器实现方案 - 低功耗设计中的低功耗DFT - DFT MAX用于混合信号设计：案例研究 - 层次化设计流程中的布局规划与版图优化：案例研究 - 实现SOC高测试覆盖率的策略 - 使用DFT处理OCC片上时钟控制 - 实现 SoC 高测试覆盖率的策略 - DFT MAX扫描压缩流程实践经验 - 低功耗IP与UPF：高性能低功耗CPU设计的使能技术 - 打破层次规则：面向 5 百万触发器设计的高级层次化 DFT 策略 - 与设计同步的DFT：层次化扫描压缩 - 探索3D集成芯片的DFT方法学 - 混合信号设计中分散数字模块的DFT方案 - 混合信号设计中碎片化数字模块的DFT方案 - 应用 DFT Compiler 核心封装技术控制数模接口 - RTLA / TestMax Advisor：布局布线原型 - RTLA 与 TestMax Advisor：P&R 原型验证中处理不完整 RTL 与 DFT 约束 - RTLA/TestMax Advisor：利用RTL分析处理脏数据加速P&R原型验证 - 使用 VC Formal 进行 DFT 时钟验证 - 使用共享Wrapper减少MBIST面积 - 大型芯片的Memory BIST与修复方案 - 使用 Synopsys TestMAX 测试所有极限 - 无需RTL代码的Siloti (Verdi) 功耗分析加速方案 - 并发时钟与数据优化（CCD）技术亮点与瑞萨成功经验分享/SNUG_TPC_CCD_Gobok_2018_Synopsys_Inc_paper.md) - 面向汽车设计可测试性改进的测试点插入案例研究 - 测试点插入改善汽车设计可测试性案例研究 - 使用SpyGlass进行早期RTL可测试性和ATPG覆盖率分析：案例研究 - 在RTL签核中改善SoC可测试性和ATPG效率 - 将SoC可测试性改进作为RTL签核的一部分 - 以前所未有的速度实现测试质量和成本目标 -- Synopsys测试自动化工具 - 使用 SpyGlass 进行早期 RTL 可测试性与 ATPG 覆盖率分析：案例研究 - SpyGlass DFT早期验证：TestMAX DFT移位 - 使用 Synopsys 推荐的 ATPG 流程实现高测试质量 - 使用SpyGlass DFT ADV在RTL签核阶段改善DFT实现 - SNUG Austin 2018：DFT SpyGlass用户模板 - 使用SpyGlass RTL DFT检查减少设计周转时间和测试ECO - 测试点决胜局——覆盖率、成本与QoR的DFT帽子戏法 - SNUG Austin 2019：SpyGlass DFT验证最佳实践 - RTL 可测试性与设计分析：SpyGlass DFT ADV - SpyGlass DFT ADV概述——RTL测试Signoff - 使用SpyGlass进行静态分析：应对SoC设计日益增长的复杂性 - SpyGlass DFT ADV早期可测试性分析：满足汽车电子严苛的可测试性要求 - 使用SpyGlass DFT进行分析源分析 - RTL可测试性分析——使用SpyGlass DFT ADV早期解决可测试性问题 - 从早期RTL分析到更快速高效的ATPG：管理测试成本 - 使用DFTMAX LogicBIST和SpyGlass的内建自测经验分享 - 使用SpyGlass RTL DFT检查减少设计周转时间与测试ECO - 基于Spyglass的DFT检查 - Synopsys汽车电子测试解决方案 — ISO 26262认证 - Synopsys 汽车测试解决方案：ISO 26262 认证 - 面向汽车应用的LogicBIST技术 - 在高度约束环境中使用DFTMAX与异步和同步片上时钟控制器（OCC）：用户体验 - 使用 Synopsys OCC 实现标准单元和 IP 的可靠硅鉴定 - 在高度受限环境中同时使用DFTMAX与异步和同步片上时钟控制器（OCC）的用户经验 - 使用 Synopsys OCC 进行标准单元和 IP 的可靠硅验证 - 微控制器设计中从DFTMax到DFTMax Ultra的迁移 - 加速DFT开发的运行时缩减策略 - 早期验证——TestMAX DFT左移加速结果达成时间 - 基于DFTMAX-Ultra实现low-pin、low-cost、low-power DFT设计 - DFTMAX Ultra：面向小型数字混合信号器件 - DFTMAX-Ultra在超低引脚数设计中实现高测试覆盖率——嵌入测试模式控制器 - 使用Synopsys测试自动化工具降低DPPM并测试安全关键电路 - RTL DFT 违规与覆盖率分析方法学 - 加密包裹IP的层次化多模式DFT实现 - 面向小型数字混合信号器件的DFTMAX Ultra方案 - 共享IO编解码器：在有限扫描可访问性下实现最高芯片级测试覆盖率 - 左移TestMAX流程和X容忍逻辑BIST方案用于汽车IC - 基于TetraMAX的扫描输入引脚共享技术 - 使用LogicBIST与用户定义OCC实现固定型和跳变故障测试 - 在复杂 ASIC 上使用 DFTMAX Shared IO 的用户经验 - 大功告成！使用层次化 ATPG 提升生产力 - 按时达成测试质量和成本目标 - 使用共享Wrapper减少MBIST面积 - 收工！使用层次化ATPG提高生产力 - 层次化DFT解决方案应对数百万门SoC的DFT挑战 - 使用SpyGlass DFT提高ATPG效率的定制化流程 - 快速DFT开发的运行时间缩减 - 提高SpyGlass DFT测试点精度的技巧 - 16nm节点复杂全芯片低功耗实现案例研究 - 多位寄存器组化的实现流程