先进节点综合支持 — Design Compiler Graphical

SNUG Shanghai 2018 2018 34 页

先进节点综合支持 — Design Compiler Graphical

会议: SNUG Shanghai 2018 作者: Carlos Abraham, Synopsys Applications Engineering for Synthesis 页数: 34 源文件: SNUG_CN_Dorso_Untitled_paper_3.pdf

概述

本文介绍Design Compiler Graphical在先进工艺节点（16nm及以下）上的综合支持功能。Synopsys Design Compiler作为设计平台的核心，已被用于全球最大芯片（23B晶体管/16nm）、下一代移动处理器（7nm/约80%利用率）、最快的Cortex-A72核心（3GHz/16nm）等超级芯片设计。

1. 先进节点支持概述

什么是先进节点？

- 16nm及以下工艺节点

为什么先进节点需要特殊处理/新功能？

- 在考虑先进节点规则和复杂性的同时驱动综合优化 - 确保更好的可预测性和与布局布线的收敛 - 在更大设计集成发生时维持设计人员生产力

为什么先进节点技术仅在DC Graphical中可用？

- 物理感知综合 Physical-Aware Synthesis提供最佳QoR，与IC CompilerI紧密相关 - 实现布局引导和其他物理信息传递到IC Compiler II

综合中保持不变的是什么？

- 其余综合流程和环境继续遵循参考方法学

2. Via Ladder支持

Via Ladder（过孔阶梯/过孔柱）是从引脚层延伸到上层以连接信号布线的堆叠过孔。

Via Ladder优势： - 增强电迁移鲁棒性 - 减少过孔电阻以改善时序QoR

DC Graphical对Via Ladders的处理： - 读入技术文件中定义的via ladders - 使用Tcl命令创建、查询、移除和报告via ladders - 执行what-if分析 - 执行via-ladder感知优化 - Via Ladder信息作为软约束通过Tcl文件传递到IC Compiler II

What-if分析流程： 1. 使用set_via_ladder_constraints命令或set_via_ladder_rules命令对引脚设置via ladder 2. （可选）报告、移除和重新应用via ladder设置 3. 使用extract_rc -estimate命令重新估计设计时序 4. 检查对设计或路径的时序影响

# Via Ladder What-if分析示例
set_via_ladder_constraints -pins [get_pins u_reg/Q] -via_ladder my_via_ladder
extract_rc -estimate
report_timing -to [get_pins u_reg/D]

3. Pattern Must Join

Pattern Must Join是先进节点中对特定单元引脚组施加的约束，要求它们必须共享相同的金属模式（用于改善制造良率）。

DC Graphical支持： - 从技术文件读入Pattern Must Join约束 - 综合期间感知Pattern Must Join要求 - 将相关信息传递到IC Compiler II

4. 自动非默认规则

先进节点中，非默认规则(NDR)对于处理特定布线要求至关重要。DC Graphical支持自动NDR生成和应用，减少手动工作并改善与ICC II的相关性。

5. Inbound Cells优化

Inbound Cells是IC Compiler II向DC Graphical传递的布局优化信息中涉及的单元。DC Graphical使用这些信息优化网表结构以改善布局后的时序和拥塞。

优化策略： - 识别关键入站单元 - 调整单元驱动强度和尺寸 - 平衡布局可布线性与时序QoR

6. 引脚访问优化

先进节点中，单元引脚访问变得越来越困难。DC Graphical提供引脚访问优化功能： - 分析单元的引脚访问能力 - 在综合阶段考虑引脚访问约束 - 避免选择引脚访问困难的单元 - 将引脚访问信息传递到ICC II

7. 运行时间

DC Graphical在先进节点上的运行时间优化包括： - 分布式处理支持 - 增量编译改进 - 内存使用优化

关键要点

1. DC Graphical是先进节点（16nm及以下）综合的必备工具 2. Via Ladder支持改善了时序和电迁移 3. Pattern Must Join支持提高了制造良率 4. 物理感知综合确保了与IC Compiler II的紧密相关性 5. 自动NDR处理减少了手动工作 6. 引脚访问优化解决了先进节点的关键布线挑战 7. 所有功能可无缝传递到IC Compiler II/Fusion Compiler

图片索引

本文共145张图片（PPT演示文稿），存放于 SNUG_CN_Dorso_Untitled_paper_3_images/ 目录。

第1页: 标题页 — SNUG Shanghai 2018 第2页: 保密信息声明 第3页: 使用Synopsys设计的超级芯片案例 第4页: DC Graphical先进节点功能支持 — 议程 第5页: 先进节点支持概述 第6页: 议程重复页 第7-9页: Via Ladder支持详解 第10-12页: Via Ladder What-if分析和命令 第13-16页: Pattern Must Join 第17-19页: 自动非默认规则 第20-23页: Inbound Cells优化 第24-28页: 引脚访问优化 第29-31页: 运行时间和性能 第32-33页: 总结和Q&A 第34页: 结束页