使用共享Wrapper减少MBIST面积

SNUG China 2018 2018 10 页

使用共享Wrapper减少MBIST面积

会议: SNUG China 2018 作者: Tuanhui Xu, Yunfeng Liu (HiSilicon, 深圳) 页数: 10 源文件: SNUG_CN_Xu_Reduce_MBIST_Area_Using_Shared_Wrapper_paper.pdf

摘要 (Abstract)

随着电路复杂性的增加，芯片中存储器越来越多，MBIST 存储器内建自测试的面积也越来越大，而MBIST电路在DFT 可测试性设计电路中面积占比最大，导致芯片面积增加。特别是采用先进工艺的芯片，新的工艺引入了新的缺陷模型，MBIST必须支持算法可编程和诊断功能才能支撑芯片量产。本文主要介绍在先进工艺芯片设计中，在支持算法可编程和诊断的同时，采用SMS 共享存储器自测试 shared wrapper配置有效控制MBIST的面积。

1. 芯片测试面积组成

MBIST 存储器内建自测试逻辑通常占据DFT面积的主要部分。随着先进工艺引入新缺陷模型，需要更复杂的测试算法和诊断功能，进一步增加了MBIST面积开销。

2. SMS结构介绍

SMS 共享存储器自测试（Shared Memory Self-test）架构允许多个存储器共享同一个MBIST控制器和Wrapper逻辑，通过时分复用方式依次测试每个存储器，从而显著减少面积。

3. 共享Wrapper配置方法

- 确定可共享的存储器组（相同或相似配置的存储器） - 配置共享Wrapper的接口和仲裁逻辑 - 算法可编程性的保持 - 诊断功能在共享架构中的实现

4. 实验结果

使用共享Wrapper后MBIST面积显著减少，在保持完整算法可编程性和诊断能力的同时实现面积优化。

5. 结论

SMS 共享存储器自测试 shared wrapper方法有效控制了先进工艺芯片中MBIST的面积增长，同时满足了新工艺对算法可编程和诊断功能的要求。

图片索引

本文共8张图片，存放于_images/目录。