复杂电路仿真问题：高频、波动、电源仿真经验探讨
复杂电路仿真问题：高频、波动、电源仿真经验探讨
演讲者: 钟晓林, Synopsys 日期: 2023年9月8日
议程
- PrimeSim Continuum 概述 - RF仿真 (Samsung) - GPU仿真 (NVIDIA) - DR仿真 (ST) - RTVS仿真 (Micron)
PrimeSim Continuum 概述
PrimeSim Continuum — 统一工作流
PrimeSim Continuum 为存储器、模拟、RF、混合信号和定制数字仿真提供统一工作流。
一流仿真引擎： - SPICE和FastSPICE - 时域和频域 - 周期性和瞬态噪声 - 与VCS的混合信号仿真 - 统一可靠性工作流
超融合重新定义电路仿真
系统复杂性：超融合正在推动围绕通用电路仿真解决方案的融合工作流需求。
规模复杂性： - 更高频率下更大更复杂的电路 - 先进节点下减少的裕度和增加的寄生参数 Parasitics - 需要更快、更高容量、精确的仿真器
PrimeSim Continuum 统一工作流
面向存储器、模拟、RF、混合信号和定制数字仿真的统一工作流。
- PrimeSim XA — FastSPICE - PrimeSim HSPICE — Golden Signoff - PrimeSim SPICE — True-SPICE - PrimeSim Pro — FastSPICE (大容量) - PrimeLib — 库表征 - VCS PrimeSim AMS — 混合信号
仿真器通用技术
PrimeSim Continuum - Synopsys电路仿真解决方案： - 通用HSPICE模型、Verilog-A、S参数 - 通用蒙特卡洛分析 Monte Carlo Analysis、扫描、老化 - 通用可靠性分析
PrimeSim HSPICE
新架构提供6-10倍更快的运行时间。
- 统计分析（.StatEye）：用于DDR和SerDes - 紧凑/行为/晶体管模型和高速仿真 - 3nm、4nm、5nm模型开发、优化和认证，与所有主要代工厂合作，以及2nm技术准备 - 扩展自定义CMI拓扑以支持自热效应 - 模拟库表征：偏置相关系统和多级Vref用于PAM3/PAM4，改进的大S参数模型加速和鲁棒性 - IBIS v7.1规范，支持PAM3和PAM4信令 - SIPI领导地位 - 模型参数优化 - ML技术优化I-V数据与测量值的匹配 - 原生PrimeSim HSPICE与Python脚本的简易集成
四十年创新核心！从库表征到更快、更精确的信号/电源完整性仿真。
PrimeSim SPICE：下一代SPICE
- 卓越的运行时间性能和Golden签核精度（比竞争对手快3倍） - 跨CPU的可扩展性能，用于时域和频域分析 - 在CPU和GPU上进行异构计算加速，仿真速度提高10倍 - 加速比：模拟 3X，RF 10X，信号完整性 30X（带GPU）
PrimeSim SPICE 卓越运行性能
近期客户基准测试结果（8-16核，7nm-10nm，3.8M-20M单元）：PrimeSim SPICE相比竞品加速1.3X-5.2X。
CPU可扩展性能
跨单机多核或多机的可扩展性： - 时域（瞬态）：10核达到10X加速 - 频域（RF）：8核达到5X加速
CPU与GPU异构计算加速
- 频率合成器设计（约108M单元）：4 GPU达6.8X，8 GPU达11.5X - 56G Ethernet SerDes（约6M单元）：1 GPU达7X
PrimeSim Pro：下一代FastSPICE
- 新架构提供2-5倍更快运行时间，相同签核精度 - 处理数十亿单元的容量，用于现代分立存储器验证 - 下一代架构：增强的电源块检测、优化的事件传播、核心独立分区 - 创新分区：基于数学的负载模型、基于网络的耦合电容处理、新的RC缩减算法 - 高级建模：优化大型分区和大规模寄生的仿真，如PDN 电源分配网络 - GPU加速
PrimeSim Pro 2-5倍加速
8个存储器电路的基准测试结果显示2.1X-5.5X加速（部分带GPU）。
PDN的GPU加速
- PDN仿真/IR Drop 电压降非常适合GPU性能改进
- 对于其他仿真，推荐通用CPU核心
- 命令：primesim -mt <#_of_cores> -ngpu <#_of_gpus>
- 示例：369M单元后仿真DRAM从29天（8CPU）降至43.62小时（16CPU+2GPU）
PrimeSim XA
- 新架构提供4-8倍更快运行时间，签核精度 - SRAM和混合信号 Mixed-Signal设计的性能优化 - 下一代架构：完全多速率、智能容差和同步策略、专有分区算法 - 动态同步 - 层次化RC优化：可分区、快速标记电容器的优化、物理可实现的分区和稳定性 - 高级蒙特卡洛：Sigma放大、设计特定变异工艺角、PrimeSim AVA集成
PrimeSim XA 新引擎技术
- set_sim_mode 1：新引擎技术
- set_sram_char：SRAM应用特定命令
- set_ckt_flash：Flash应用特定命令
- set_circuit_transceiver：收发器应用特定命令
- 层次化动态同步多速率引擎
- 层次化物理可实现基于矩阵的RC优化
- 可扩展动态信号完整性检查
PrimeSim Design Robustness (DR)
模拟和混合信号鲁棒性分析： - 设计数据库 -> LVS/RC提取 -> PrimeSim仿真 -> PrimeSim DR -> ECO更改 - 悲观度降低 -> 提高设计鲁棒性
快速变异分析 (DRP)
设计鲁棒性分析器（DRP）： - 分析设计中所有器件及其变异 - 识别跨PVT的Vth、Idsat等变异范围 - 生成直方图和热力图，聚焦容易受变异影响的器件 - 比传统方法快一个数量级
鲁棒性分析 (DRA)
设计鲁棒性分析器（DRA）： - 使用ML分析关键器件特性以识别变异仿真的相关候选器件 - 对目标器件变化进行多次仿真以评估变异对关键测量的影响 - 支持的仿真器：PrimeSim XA - 快速识别弱器件及其对设计目标的影响
ST案例 — DR
ST公司使用PrimeSim DR进行设计鲁棒性分析的案例研究。
混合信号仿真 VCS AMS
最佳混合信号仿真器： - 性能：最快的数字/TX级仿真引擎，多核可扩展性 - 灵活性：模拟顶层、数字顶层、大D-大A，广泛语言支持（SV, V-AMS） - 生产力：测试平台重用，AMS中的UVM 通用验证方法学，与Verdi-AMS集成调试 - 高级分析：AMS中的UPF 统一功耗格式，协同仿真中的蒙特卡洛，ERC
RTVS — 运行时视图切换
传统MSV vs RTVS MSV
传统MSV：仅允许实例的静态视图，从时间0配置的视图在仿真期间不能更改。
RTVS：允许在仿真期间交换实例视图。 - 窗口1（时间0-t1）：所有实例为Verilog - 窗口2（t1-结束）：I1、I2仍为Verilog，I3从Verilog切换到SPICE
多配置视图交换
RTVS支持在仿真过程中多次交换视图配置，但不能交换Verilog顶层和SPICE顶层。
Micron案例 — RTVS
Micron公司使用RTVS进行存储器验证的案例研究。
NVIDIA案例 — GPU
NVIDIA公司使用PrimeSim进行GPU电路仿真的案例研究。
总结：PrimeSim Continuum
PrimeSim Continuum： - PrimeSim XA：混合信号SoC和SRAM的#1 FastSPICE - PrimeSim SPICE：定制数字和模拟/RF的快速精确SPICE - PrimeSim Pro：现代DRAM和Flash存储器的速度和容量 - PrimeSim HSPICE：基础IP和SI/PI的签核参考 - PrimeWave Design Environment：统一设计环境 - 基于ML的设计优化和高Sigma变异分析
图片索引
本文共138张图片，存放于 _images/ 目录。由于本文为PPT演示文稿（>20张图片），正文中已嵌入关键图表引用，此处不再逐页列出全部图片。完整图片列表请参见原始 _images/ 目录。