使用虚拟原型验证和UVM测试平台的早期软件开发和端到端系统验证

使用虚拟原型验证和UVM测试平台的早期软件开发和端到端系统验证

作者: Hsu-Yao Huang et al., Silicon Motion Technology Corp., Hsinchu, Taiwan

---

摘要

基于虚拟原型验证 Virtual Prototyping的系统级仿真使得在实际硬件或硅片可用之前就能进行硬件/软件集成和真实应用程序的系统验证。然而，构建平台模型所需的工作量和端到端原型验证的启动时间仍然很昂贵，有时超出标准开发流程的额外工作量可能会超过收益。本文讨论了一种混合SystemC/SystemVerilog仿真方法，用于提高IP级功能验证的生产力，并总结了在应用Synopsys PCIe虚拟I/O解决方案进行系统级硬件/软件协同验证和性能验证时应关注的问题和解决方案。已实现了一个基于虚拟化PCIe的SSD 固态硬盘系统来展示其仿真速度、时序精度、行为/时序模型所需的实现时间以及系统级虚拟原型验证的启动时间。

---

图片索引

本文共6张图片，存放于 _images/ 目录。