加速复杂IP在SoC设计中的快速集成
SNUG Silicon Valley 2017
2017
34 页
加速复杂IP在SoC设计中的快速集成
会议: SNUG Silicon Valley 2017
作者: Jose Pichardo, Sherman Yee (Intel)
页数: 34
源文件: SNUG_TPC_SDC_Dorso_Untitled_paper_2.pdf
Page 1
加速复杂IP在SoC设计中的快速集成
Jose Pichardo, Sherman Yee Intel Corporation 2017年3月22-23日, Silicon Valley
Page 2
议程
- 背景/动机 - 子系统综合与设计规划流程 - 子系统流程相比传统流程的优势 - 案例研究：音频IP - 发现 - 结果 - 结论
本演示将讨论复杂IP传统上如何为SoC设计交付，并比较一种新的方法，该方法能够以更少的工作量实现快速集成。
Page 3-34
（全文涵盖：传统IP交付模式的局限、子系统综合新方法的详细架构、设计规划自动化、与Fusion Compiler/Design Compiler的集成、Audio IP案例研究数据、集成时间缩短的量化结果等。共606张图片——PPT型论文）
图片索引
本文共606张图片，存放于 SNUG_TPC_SDC_Dorso_Untitled_paper_2_images/ 目录。