一种有效的时序约束方法学加速设计收敛
SNUG India 2015
2015
37 页
一种有效的时序约束方法学加速设计收敛
作者: SivaRamaKrishna Uddanti, Raghu Pattipati, Sravan Chaitanyakota, Sriram Bommakanti, Girish Prabhakara (AMD Hyderabad)
会议: SNUG India 2015
页数: 37
源文件: SNUG_TPC_SDC_Dorso_Untitled_paper_1.pdf
Page 1
一种有效的时序约束方法学加速设计收敛
SivaRamaKrishna Uddanti, Raghu Pattipati, Sravan Chaitanyakota, Sriram Bommakanti, Girish Prabhakara Advanced Micro Devices Pvt. Ltd., Hyderabad June 24, 2015, Bangalore, India
本文为PPT格式，共37页、128张图片。核心内容为AMD提出的一种有效的SDC 时序约束方法学，通过改进时序约束的编写和管理方式，加速设计收敛 Design Closure。主要涉及PrimeTime和Design Compiler工具在静态时序分析 STA流程中的应用。
图片索引
本文共 128 张图片，存放于 SNUG_TPC_SDC_Dorso_Untitled_paper_1_images/ 目录。