利用SpyGlass工具快速检查RTL电路设计中的RDC问题
利用SpyGlass工具快速检查RTL电路设计中的RDC问题
作者: 杨国斌, 华为技术有限公司, 南京, 中国
摘要
随着集成电路的快速发展，RTL 寄存器传输级电路设计越来越复杂。在一个芯片设计中往往会存在多个时钟域和多个复位域。信号在不同的时钟域之间穿越即为大家熟知的跨时钟域 CDC（Clock Domain Crossing），由于信号在不同的时钟域之间穿越会存在信号采样亚稳态 Metastability问题，若不采取必要的措施，该问题对芯片是致命的，因此在RTL设计中，会通过多种方式解决该问题，而SpyGlass CDC工具可以快速有效的检查出RTL设计中存在的CDC问题。同样的，若异步复位域寄存器信号在复位时直接被另一个复位域的寄存器采样也会存在采样亚稳态问题（即复位域交叉 RDC Reset Domain Crossing），该问题对芯片同样是致命的，但是该问题并不被广泛认知，在RTL设计中同样需要必要的手段解决该问题，SpyGlass RDC工具同样可以快速高效的找出RTL设计中的RDC问题。本文将从RDC问题和危害、SpyGlass RDC环境的搭建和工具使用、RDC问题实例分析和RDC问题解决办法详细说明SpyGlass RDC工具检查和RTL电路设计中的RDC问题。
1 RDC问题与危害
与CDC类似，RDC（复位域交叉）是指信号在不同复位域之间穿越时可能发生的亚稳态采样问题。当异步复位域寄存器信号在复位时被另一个复位域的寄存器采样时，可能导致时序违规或功能错误。RDC问题与CDC问题一样，对芯片功能是致命的。
2 SpyGlass RDC环境搭建
SpyGlass RDC工具的配置包括： - 复位域定义 - 复位信号声明 - 异步复位同步器识别 - 设计约束设置
3 RDC问题实例分析
使用SpyGlass RDC工具对实际设计中常见的RDC问题进行实例分析，包括违规路径识别和根本原因分析。
4 RDC问题解决办法
解决RDC问题的常见方法包括： - 复位同步器的使用 - 复位域隔离 - 时序约束优化 - RTL代码结构调整
5 结论
SpyGlass RDC工具能够快速有效地检查出RTL电路设计中的RDC问题，帮助设计团队在早期阶段就识别和解决复位域交叉问题。
图片索引
本文共9张图片，存放于 _images/ 目录。