使用 Synopsys 推荐的 ATPG 流程实现高测试质量
使用 Synopsys 推荐的 ATPG 流程实现高测试质量
会议: SNUG 2016 作者: Evgeny Polyakov (Synopsys Israel) 页数: 48
1. 当今的测试挑战
- 更低生产力与效率：复杂设计趋势，核心和 IP 集成。需要层次化 SoC 测试方案集成所有 IP/核心 - 更高测试成本：大型设计 + 高缺陷覆盖率测试。需要更少测试数据、更少测试引脚、更快的测试仪执行 - 更高 DPPM，更慢的产量提升：小几何尺寸、细微缺陷。需要高级故障模型、物理诊断、良率分析
2. Synopsys 测试与良率解决方案
从设计到硅的完整方案：SpyGlass DFT ADV (RTL分析) → DFTMAX (DFT插入) → TetraMAX (ATPG/诊断) → STAR Hierarchical System / Yield Explorer (诊断与良率)
3. RTL ATPG 分析 (SpyGlass DFT ADV)
关键功能： - 可测试性分析（测试点） - ATPG 覆盖率估算（与 TetraMAX 相关性在 1% 以内） - DFT 违规检查（不可控时钟、不可扫描、黑盒、低覆盖率） - 连接性验证（LCA）
可操作的覆盖率报告：逐步指导最大化固定型故障覆盖率，从原始 70.4% 提升到 98.0%。
SpyGlass RTL 签核解决方案：覆盖 Lint、CDC/RDC 验证、功耗估算/降低、功耗意图验证、SDC 与时序例外验证、DFT、静态与形式分析。
4. DFT 插入 (DFTMAX/DFTMAX Ultra)
- DFTMAX：行业广泛部署的按钮式测试时间和数据压缩。内置于 Design Compiler - DFTMAX + DC Graphical：物理感知测试。缓解拥塞，优化扫描链，改善 QoR - DFTMAX Ultra：至少 3 倍更高压缩，可扩展至 1 SI/SO。多位缓存和模式控制架构 - Shared I/O：为多核 SoC 减少所需测试引脚，最多减少 50% 向量数量
5. 测试向量生成 (TetraMAX)
支持的故障模型：固定型、跳变、路径延迟、静态桥接、IDDQ、单元感知、动态桥接、小延迟缺陷。
为什么改善缺陷覆盖率？ 1% 覆盖率提升可带来巨大成本节约。案例：覆盖率从 98.97% 提升到 99.97%，DPPM 从 352 降至 10，质量成本节省 $2,050,000。
使用多种故障模型对低 DPPM 至关重要——不同故障模型针对不同缺陷类型。
6. 向量仿真 (VCS)
门级验证流程：Verilog → DC/Gate netlist → TetraMAX ATPG → Testbench → VCS Simulation MAX Testbench 流程：STIL 文件 → stil2verilog → Verilog TB → Simulation 支持不匹配调试流程（并行 strobe 数据 .psd 文件）
7. 附加测试工具与功能
- DFTMAX LogicBIST：嵌入式自测试 - Cell-Aware Test：单元内部感知测试 - Volume Diagnostics / Yield Explorer：良率分析和批量诊断
8. 总结
Synopsys 测试工具链提供从 RTL 到硅的完整方案： 1. SpyGlass DFT ADV —— RTL 可扫描性和覆盖率 2. DFTMAX/Ultra —— 集成到综合流程中的 DFT 插入 3. TetraMAX —— 高级故障模型支持 4. VCS —— 向量验证 5. Diagnosis 和 Yield Explorer —— 良率改善流程
图片索引
共 715 张图片，存放于 SNUG_TPC_Spyglass_Dorso_2016_Synopsys_Inc_paper_images/ 目录。本文为 PPT 型论文。
第 1-5 页：标题、议程、测试挑战与方案 第 6-16 页：RTL ATPG 分析（SpyGlass） 第 17-34 页：DFT 插入（DFTMAX/Ultra 架构细节） 第 35-42 页：向量生成与仿真（TetraMAX/VCS） 第 43-48 页：附加工具与总结