使用SpyGlass RTL DFT检查减少设计周转时间和测试ECO
SNUG India 2018
2018
21 页
使用SpyGlass RTL DFT检查减少设计周转时间和测试ECO
会议: SNUG India 2018 | 作者: Sanjoy Nanda, Nithin Radhakrishnan Pillai, Manivannan Ethiraj (Qualcomm India) | 页数: 21 (73 张图片)
第1-2页
议程: 动机 → SG DFT DRC设计流程 → 更广泛的目标分类 → DFT DRC目标、问题、约束示例 → 未来工作 → 结论
Qualcomm在RTL阶段使用SpyGlass DFT ADV进行早期DFT DRC检查，检测并修复可测试性问题，避免在门级实现后产生代价高昂的ECO 工程变更指令。关键目标分类： - dft_scan_ready：确保所有触发器可扫描（Async_07/Clock_11检查） - dft_best_practice：全面DFT最佳实践检查 - dft_dsm_random_resistance：随机阻抗分析
结果：测试ECO数量减少60-80%，DFT收敛时间缩短50%。