测试点决胜局——覆盖率、成本与QoR的DFT帽子戏法

SNUG 2017 (Austin) 2017 48 页

测试点决胜局——覆盖率、成本与QoR的DFT帽子戏法

会议: SNUG 2017, Austin 作者: Don Dattani, Cognitive Systems Corp, Waterloo, Canada 日期: 2017年10月19日 页数: 48 图片数: 288 源文件: SNUG_TPC_Spyglass_Dorso_Untitled_paper.pdf

第1页 — 标题页

SNUG 2017

Scoring Big Points with Test Points

Coverage, Cost, QoR - A DFT Hat Trick!

Don Dattani Cognitive Systems Corp Waterloo, Canada October 19, 2017 Austin

第2页 — 议程 (Agenda)

1. 深度逻辑的设计挑战 (Design Challenge with Deep Logic) 2. 测试点插入 (Test Point Insertion) 3. 综合QoR结果 (Synthesis QoR Results) 4. ATPG覆盖率与成本结果 (ATPG Coverage & Cost Results) 5. 结论 (Conclusions)

第3页 — 议程详情 (Agenda Detail)

1. 深度逻辑的设计挑战

- 构建认知无线电DSP - 基准结果 (Baseline Results)

2. 测试点插入

3. 综合QoR结果

4. ATPG覆盖率与成本结果

5. 结论

第4页 — 构建认知无线电 (Building a Cognitive Radio)

Cognitive Systems 开发了一款面向认知无线电 Cognitive Radio和SDR（软件定义无线电）应用的完全集成SoC：

- 结合了宽带RF收发器与片上处理能力 - 实现实时数据信号处理 - 消除了在多个子系统之间传输大量数据的需求 - 相比传统FPGA/GPU方案的优势： - 成本效益高 (cost-effective) - 低功耗 (low power) - 可扩展 (scalable)

DSP概览图: 包含 fc（频率转换）与 DSP 核心模块。

第5页 — 认知无线电DSP架构 (Cognitive Radio DSP Architecture)

数字信号处理 (DSP) 在硬件和软件中同时实现，使用一个处理器核心 + 可编程数字数据通路 (Digital Datapath, DP)。

DP在硬件中集成了多个基础信号处理模块，可配置为基带接收或发射信号操作。

TX数字路径 (TX DIGITAL PATH):

- 矢量处理器存储器 → 信道 → I-Q输出 → PWR → Low-IF → 采样率转换 → 匹配滤波器 → Scaler → 功率测量 → 到TX数字数据通路

RX数字路径 (RX DIGITAL PATH):

- ADC → 位转换 → 预失真 → 12:16位转换 → IQ补偿 → 复数滤波器 → Droop补偿 → IQ交换 + DC偏移 → IQ交换 → Scaler → 上采样 → FIR/IIR滤波器 → IQ交换 → Ramp → 采样率转换 → Low-IF → Droop补偿 → 复数滤波器 → IQ补偿 → Scaler → 矢量处理器存储器

数字子通道 (Digital Sub Channel): 每个数字子通道可独立配置 (x8)。

功率控制: 从RX数字数据通路获取信号功率信息以进行TX功率控制。

第6页 — 基准结果：ASIC流程 (Baseline Results: ASIC Flow)

ASIC实现流程如下：

SDC + 处理器IP → 生成处理器RTL ─┐
                                 ├→ Synopsys DC-G 综合 (tcl: read, map)
Matlab → 生成DP RTL ──────────┘
                                    ↓
                              DSP映射网表 (Mapped Netlist)
                                    ↓
                              Synopsys DC-G 综合 (tcl: dft, incr)
                                    ↓
                              DSP布局前网表 (Pre-Layout Netlist)
                                    ↓
                    ┌───────────────┼────────────────┐
                    ↓               ↓                ↓
            Synopsys TetraMAX   Synopsys ICC    DEF/SDC
                ATPG             布局布线

输入文件: DEF (设计交换格式), SDC (时序约束), 处理器IP生成RTL, Matlab生成DP RTL。

第7页 — 基准结果：综合QoR (Baseline: Synthesis QoR)

DSP设计参数

- 组成: 处理器 + DP（数据通路） - 工艺节点: 40nm - DP慢时钟: 104MHz (周期 9.6ns)

DC report_qor 结果

- 面积: 3.89 sqmm - 实例数: 1.77M (布局前) - 120K 时序单元 (sequential cells) - 1.65M 组合逻辑单元 (combinational cells) - 超过100级逻辑深度 (DP时钟域) - WNS (最差负时序裕量): 0.93ns - TNS (总负时序裕量): 271.4ns

关键发现: DP时钟域的逻辑深度超过100级，这是ATPG面临的主要挑战。

第8页 — 基准结果：SSA ATPG覆盖率与向量数 (Baseline: SSA ATPG)

SSA (固定型故障, Stuck-At Faults)

- 90%覆盖率: 需要 1,056 个测试向量 - 96.5%覆盖率: 需要 2,336 个测试向量 - 最大覆盖率 97.59%: 需要 8,307 个测试向量

观察: 达到最大覆盖率需要大量额外向量，存在明显的边际收益递减。

第9页 — 基准结果：TDF ATPG覆盖率与向量数 (Baseline: TDF ATPG)

TDF (全速跳变故障, At-Speed Transition Faults)

- 87%覆盖率: 需要 33,500 个测试向量 - 90%覆盖率: 需要 138,000 个测试向量 - 最大覆盖率 90.68%: 需要 187,000 个测试向量

问题总结: - 覆盖率 (Coverage): 故障覆盖率偏低 - 成本 (Cost): 向量数量过高 = 测试成本高

这是典型深度逻辑设计面临的DFT困境。

第10页 — 基准结果总结 (Baseline Summary)

核心问题

- 产生的DSP模块具有极深的数据通路逻辑 - 对ATPG工具构成挑战 - DP逻辑的可观测性和可控制性有限

改进目标 — DFT帽子戏法的三个目标

1. 提高ATPG质量 → 提升覆盖率 (Coverage) 2. 减少向量数量 → 降低ATE测试时间以节省成本 (Cost) 3. 保持设计性能 → 限制对QoR的影响 (QoR)

这三个目标构成了我们的DFT帽子戏法：Coverage、Cost、QoR！

第11页 — 议程过渡：测试点插入 (Agenda: Test Point Insertion)

2. 测试点插入

- 提高可测试性 (Improving Testability) - 测试点基础知识和Synopsys流程 - 测试点插入流程 (Test Point Insertion Flow)

第12页 — 提高可测试性：测试点基础 (Test Point Basics)

测试点的作用

- 添加最小量的测试逻辑 - 为功能逻辑提供额外的观测点和控制点 - 控制和观测测试点寄存器的扇入/扇出到设计中的多个测试点

DFT帽子戏法对测试点的目标

- 在深度逻辑中增加控制点和观测点 → 应提升覆盖率 - 打破深度逻辑简化ATPG难度 → 应减少向量数和ATE成本 - 添加逻辑最少 → 应不影响QoR

第13页 — 提高可测试性：Synopsys三大流程 (Synopsys Flows)

在DSP上使用所有可用流程进行测试点插入，比较覆盖率、成本和QoR。

Synopsys提供三种测试点流程:

1. Testability (可测试性增强) 2. Pattern Reduction (向量缩减) 3. SpyGlass (新增)

第14页 — Synopsys流程详解（续）(Synopsys Flows Continued)

1. Testability 流程

- 集成在DFT Compiler中 - 配置项: - 每个寄存器共享的测试点数 - 精确的控制点和观测点数量

2. Pattern Reduction 流程

- 保持覆盖率，减少向量数量 - 集成在DFT Compiler中 - 配置项: - 每个寄存器共享的测试点数 - 仅观测点（无控制点）

第15页 — Synopsys流程：SpyGlass流程 (Spyglass Flow)

3. SpyGlass 流程

- 需要额外的SpyGlass DFT ADV工具 - 在DFT Compiler底层运行 (runs under-the-hood) - 配置项: - 每个寄存器共享的测试点数 - 测试点总数 (SpyGlass自动分配控制点和观测点数量) - DC自动同时启用时序感知和拥塞感知分析 - 物理上对测试点进行分组 - 避免关键时序路径（控制逻辑）

关键优势: SpyGlass流程是唯一考虑物理实现（时序和拥塞）的测试点插入方法。

第16页 — 测试点插入流程总览 (Test Point Insertion Flow)

完整ASIC流程（含测试点插入）

SDC + 处理器IP → 生成处理器RTL ─┐
                                 ├→ Synopsys DC-G 综合 (read, map)
Matlab → 生成DP RTL ──────────┘
                                    ↓
                              DSP映射网表
                                    ↓
                     【在此插入测试点插入命令】
                                    ↓
                              Synopsys DC-G 综合 (dft, incr)
                                    ↓
                              DSP布局前网表
                                    ↓
                    ┌───────────────┼────────────────┐
                    ↓               ↓                ↓
            Synopsys TetraMAX   Synopsys ICC    DEF/SDC
                ATPG             布局布线

关键点: 测试点插入在映射后、增量综合(dft, incr)前进行，只需添加测试点插入命令到现有流程中。

第17页 — 测试点插入流程：Tcl命令示例 (Sample Tcl Commands)

if { $dft(test_point_flow) ne "spyglass" } {
    set_dft_configuration –test_points enable
} else {
    set_dft_configuration -testability enable
}

set_test_point_configuration \
    -target $dft(test_point_flow) \
    -control_signal $dft(test_mode) \
    -test_points_per_scan_cell $dft(test_points_per_reg) \
    -max_control_points $dft(control_test_points) \
    -max_observe_points $dft(observe_test_points) \
    -clock_type dominant

参数说明: - -target: 指定流程类型 (testability / pattern_reduction / spyglass) - -control_signal: 测试模式控制信号 - -test_points_per_scan_cell: 每个扫描单元共享的测试点数 - -max_control_points / -max_observe_points: 控制点/观测点最大数量 - -clock_type dominant: 时钟类型配置

第18页 — 议程：综合QoR结果 (Agenda: Synthesis QoR)

3. 综合QoR结果

- 配置设置 (Configuration Settings) - 面积与时序 (Area and Timing) - 布局与线网长度 (Placement and Net Lengths)

第19页 — 配置设置 (Configurations)

对每种流程运行了多种测试点配置：

测试点插入数量

- Pattern Reduction 流程最大396个测试点 - SpyGlass 倾向于观测点：1200个测试点 = 171个控制点 + 1029个观测点

综合对比参数

- WNS (最差负时序裕量) - TNS (总负时序裕量) - Area (面积)

三种流程的并排对比。

第20页 — 配置对比结果 (Configuration Results)

综合结果对比

指标Baseline (无测试点)Testability 1200SpyGlass 1200
WNS0.93 ns0.97 ns0.88 ns
TNS271.4 ns229.4 ns260.42 ns
面积3.89 sqmm3.90 sqmm3.89 sqmm

关键发现: - Testability流程下WNS和TNS均有所改善（意外结果） - SpyGlass流程面积无增长 - 三种流程的面积影响均极小

第21页 — 面积与时序分析 (Area and Timing)

面积

- 测试点插入对面积的影响不显著 - 回顾：基准时序单元约120K个触发器

时序

- 时序影响也不显著 - WNS和TNS均有所下降——这是意外之喜！

图表分析

WNS vs 测试流程类型: - Baseline: 0.93ns → Pattern Reduction → Testability: 0.85ns → SpyGlass: 0.88ns - Testability流程的WNS改善最为显著

TNS vs 测试流程类型: - Baseline: 271ns → Pattern Reduction → Testability: 229ns → SpyGlass: 260ns - Testability流程的TNS改善同样最为显著

第22页 — 布局与线网长度：方法 (Placement and Net Lengths: Method)

物理影响可视化

- 在DC-G（Design Compiler Graphical）中可视化测量测试点插入的物理影响 - 对比条件: - Testability vs SpyGlass 流程 - 均插入1200个测试点 - 设定相同的控制点(171)和观测点(1029)数量 - 设定每个寄存器共享8个测试点 - 高亮显示测试点寄存器与扇入/扇出逻辑之间的飞线 - 图形由Synopsys实用脚本生成

第23页 — 布局可视化（测试点路由飞线图）

Testability流程下的测试点路由飞线可视化。

第24页 — Testability流程：观测点路由 (Testability Observe Test Point Routing)

Testability流程下的观测点测试点路由分布图，展示测试点寄存器到观测逻辑的飞线连接。

第25页 — Testability流程：控制点+观测点路由 (Testability Control and Observe Routing)

Testability流程下的控制点和观测点完整路由分布，展示所有测试点逻辑的飞线连接。

第26页 — 布局可视化（过渡页）

SpyGlass流程路由可视化过渡。

第27页 — SpyGlass流程：观测点路由 (Spyglass Observe Test Point Routing)

SpyGlass流程下的观测点测试点路由分布图，注意与第24页Testability流程的对比——线网更加紧凑。

第28页 — SpyGlass流程：控制点+观测点路由 (Spyglass Control and Observe Routing)

SpyGlass流程下的控制点和观测点完整路由分布图，与Testability流程形成鲜明对比。

第29页 — Testability vs SpyGlass 直接对比 (Testability vs Spyglass Comparison)

并排对比: Testability流程 vs SpyGlass流程的测试点路由分布。

SpyGlass由于考虑了时序和拥塞感知，测试点逻辑的物理分布明显更加紧凑和有序。

第30页 — 综合QoR结果总结 (Synthesis QoR Summary)

核心结论

1. 面积影响可忽略不计 (negligible) 2. 时序没有因测试点插入而变差——整体时序反而有所改善 3. 测试点布局方面，SpyGlass优于 Testability流程 - SpyGlass中测试点逻辑路由的线网长度比Testability 低8倍

SpyGlass拿下了DFT帽子戏法的第一个目标——QoR！

第31页 — 议程：ATPG覆盖率与成本 (Agenda: ATPG Coverage & Cost)

4. ATPG覆盖率与成本结果

- 配置设置 (Configuration Settings) - 向量数量 (Pattern Count) - 最大覆盖率 (Maximum Coverage)

第32页 — ATPG配置：SSA (ATPG Configurations: SSA)

SSA ATPG — 最大调整覆盖率 (Max Adjusted Coverage)

调整覆盖率目标: 96.5% 和 90%

配置最大覆盖率向量数@90%向量数@96.5%
Baseline (无测试点)97.59%1,0562,336
Testability 2400测试点97.45%9602,272
SpyGlass 2400测试点97.52%6081,952

第33页 — SSA向量数量对比 (Pattern Count: SSA)

SSA覆盖率向量数对比 (2400测试点)

配置向量数@90%向量数@96.5%
Baseline (无测试点)1,0562,336
Testability 2400测试点9602,272
SpyGlass 2400测试点6081,952

关键发现: - SpyGlass在90%覆盖率目标下，向量数仅为Baseline的57.6% - SpyGlass在96.5%覆盖率目标下，向量数仅为Baseline的83.6% - Testability流程的向量缩减效果有限

第34页 — SSA 90%覆盖率：向量数 vs 测试点数图表 (SSA 90% Coverage Chart)

SSA向量数 vs 测试点数（90%和96.5%覆盖率目标）

柱状图对比不同测试点数量 (500, 600, 900, 1200, 1600, 1800, 2000, 2200, 2400) 下的SSA向量数。

参考线: - Baseline 90%: 1,056个向量 - Baseline 96.5%: 2,336个向量 - SpyGlass 90%: 608个向量 (最低) - Testability 90%: 960个向量

趋势: SpyGlass在所有测试点数量下均显著优于Testability。

第35页 — SSA 96.5%覆盖率：向量数 vs 测试点数图表 (SSA 96.5% Coverage Chart)

SSA向量数 vs 测试点数（96.5%覆盖率目标）

柱状图对比不同测试点数量下的SSA向量数。

参考线: - Baseline 96.5%: 2,336个向量 - SpyGlass 96.5%: 1,952个向量 (最低) - Testability 96.5%: 2,272个向量

趋势: 在高覆盖率目标下，SpyGlass的优势仍然明显。

第36页 — SSA最大覆盖率 (Maximum Coverage: SSA)

SSA最大覆盖率 vs 测试点数

折线图展示不同测试点数量下的SSA最大覆盖率： - Baseline: 97.59% - SpyGlass: 在各测试点数量下均保持与Baseline接近的覆盖率 - Testability: 覆盖率随测试点增加呈下降趋势

关键发现: SpyGlass在增加测试点的同时保持了覆盖率，而Testability流程出现了覆盖率下降。

第37页 — 调整覆盖率计算方法 (Adjusted Coverage Calculation)

为什么需要调整覆盖率？

测试点逻辑本身会引入额外故障，需要从覆盖率计算中扣除：

调整覆盖率 = (总故障数 - 基准故障数) / 基准故障数

实际操作：
总故障数 - 基准故障数 = 14,404
14,404 / 总故障数 = 0.11%


调整后: 97.63% → 97.52%

结论: 测试点逻辑引入的故障占比极小(0.11%)，调整后的覆盖率仍然非常接近原始值。

第38页 — SSA最大调整覆盖率 (SSA Max Adjusted Coverage)

SSA最大调整覆盖率 vs 测试点数

折线图展示调整后的SSA最大覆盖率： - Baseline: 97.59% (无测试点) - SpyGlass 2400测试点: 97.52% - Testability 2400测试点: 97.45%

结论: 这是意外且令人失望的结果 —— SSA覆盖率方面，测试点插入并未如预期那样提升最大覆盖率。但SpyGlass仍然略优于Testability。

第39页 — ATPG配置：TDF (ATPG Configurations: TDF)

TDF ATPG — 最大调整覆盖率

调整覆盖率目标: 90% 和 87%

配置最大覆盖率向量数@87%向量数@90%
Baseline (无测试点)90.68%33,523138,378
Testability 2400测试点90.25%18,16358,099
SpyGlass 2400测试点92.68%12,03740,979

关键发现: - SpyGlass在TDF上的表现远超预期——覆盖率提升2% - 向量数量大幅减少：87%覆盖率下12K vs 33K (2.8x改善)

第40页 — TDF向量数量对比 (Pattern Count: TDF)

TDF调整覆盖率向量数对比

配置向量数@87%向量数@90%
Baseline (无测试点)33,523138,378
Testability 2400测试点18,16358,099
SpyGlass 2400测试点12,03740,979

关键发现: - SpyGlass在87%覆盖率: 仅为Baseline的35.9% (约2.8倍改善) - SpyGlass在90%覆盖率: 仅为Baseline的29.6% (约3.4倍改善) - Testability在90%覆盖率: 为Baseline的42.0% (约2.4倍改善)

第41页 — TDF 87%覆盖率：向量数 vs 测试点数图表 (TDF 87% Coverage Chart)

TDF向量数 vs 测试点数（87%覆盖率目标）

柱状图对比不同测试点数量下的TDF向量数。

参考线: - Baseline 87%: 33,523个向量 - SpyGlass 87%: 12,037个向量 (最低) - Testability 87%: 18,163个向量

趋势: SpyGlass在87%覆盖率目标下的向量缩减效果极为显著，在所有测试点数量下均大幅领先Testability。

第42页 — TDF 90%覆盖率：向量数 vs 测试点数图表 (TDF 90% Coverage Chart)

TDF向量数 vs 测试点数（90%覆盖率目标）

柱状图对比不同测试点数量下的TDF向量数。

参考线: - Baseline 90%: 138,378个向量 - SpyGlass 90%: 40,979个向量 (最低) - Testability 90%: 58,099个向量

趋势: 在90%目标下，SpyGlass的优势更加明显——向量数仅为Baseline的不到30%。

第43页 — TDF最大覆盖率 (Maximum Coverage: TDF)

TDF最大调整覆盖率 vs 测试点数

折线图展示不同测试点数量下的TDF最大调整覆盖率： - Baseline: 90.68% - SpyGlass: 持续上升趋势，达到92.68% - Testability: 呈边际收益递减 (diminishing returns)，最终仅为90.25%

关键发现: - Testability流程出现边际收益递减——增加测试点对覆盖率提升帮助有限 - SpyGlass流程则实现了覆盖率的持续增长 - SpyGlass高出Baseline 2个百分点

第44页 — ATPG覆盖率与成本结果总结 (ATPG Coverage & Cost Summary)

核心结论

1. 向量数量通过测试点流程大幅减少 - SpyGlass拿下了DFT帽子戏法的第二个目标——最低成本！

2. 最大覆盖率在使用SpyGlass的TDF向量上更高 - SpyGlass拿下了DFT帽子戏法的第三个目标——最高覆盖率！

SpyGlass在ATPG覆盖率与成本这两个目标上均表现出色。

第45页 — 议程：结论 (Agenda: Conclusions)

5. 结论

- SpyGlass结果总结 - Coverage, Cost, QoR — 一个完整的DFT帽子戏法！

第46页 — SpyGlass结果总结 (Spyglass Results Summary)

综合QoR结果

- 面积影响最小 (minimal) - 无WNS/TNS恶化 (no degradation) - 改善的布局和降低的线网长度 (8倍改善)

TDF ATPG结果 (2400测试点)

- 87%覆盖率: 12K向量 (Baseline 58K) → 约5倍改善 - 90%覆盖率: 37K向量 (Baseline 138K) → 约4倍改善 - 最大覆盖率 92.68% (Baseline 90.68%) → 提升2个百分点

SpyGlass在所有三个维度上均实现了显著改进！

第47页 — Coverage, Cost, QoR：DFT帽子戏法！(A DFT Hat Trick!)

SpyGlass拿下了全部三个目标——DFT帽子戏法成功！

QoR (结果质量) - 物理设计收敛将更加平滑 - 时序和面积未受影响

Cost (成本) - 通过减少向量数量降低ATE测试时间 - TDF 90%覆盖率下向量数减少约70%

Coverage (覆盖率) - TDF最大覆盖率提升2个百分点 - 打破深度逻辑对可测试性的限制

SpyGlass测试点插入是明确的赢家！ 在QoR、成本和覆盖率三个维度上都超越了Testability流程，完美实现了DFT帽子戏法的全部三个目标。

第48页 — Thank You

致谢页面

感谢SNUG 2017提供交流平台。 感谢Cognitive Systems Corp团队的支持。

图片索引

共 288 张图片，存放于 SNUG_TPC_Spyglass_Dorso_Untitled_paper_images/ 目录。

页码图片数量内容描述
第1页~6SNUG 2017标题页 — 演讲标题、作者、公司Logo、日期、地点
第2页~6议程概览 — 5大主题
第3页~6议程详情 — 展开第1部分子主题
第4页~6认知无线电SoC架构图 — RF收发器+DSP芯片概览
第5页~6详细DSP数据通路架构 — TX/RX数字路径, 8个子通道
第6页~6ASIC实现流程图 — DC-G综合+TetraMAX+ICC流程
第7页~6基线综合QoR数据 — 3.89sqmm, 1.77M实例, 100+逻辑级数
第8页~6SSA ATPG基准结果 — 覆盖率vs向量数曲线
第9页~6TDF ATPG基准结果 — 覆盖率vs向量数曲线
第10页~6基准结果总结 — 三大DFT目标图示
第11页~6议程过渡页 — 测试点插入章节
第12页~6测试点基础 — 控制和观测点概念图
第13页~6Synopsys三种测试点流程概览
第14页~6Testability和Pattern Reduction流程详解
第15页~6SpyGlass流程详解 — 时序/拥塞感知分析
第16页~6含测试点插入的完整ASIC流程
第17页~6Tcl命令示例代码
第18页~6议程过渡页 — 综合QoR结果章节
第19页~6测试点配置设置 — 三种流程的测试点分配
第20页~6综合结果对比表 — WNS/TNS/Area
第21页~6WNS和TNS柱状图 — 按流程类型对比
第22页~6布局分析方法 — DC-G物理可视化
第23页~8Testability流程路由飞线图 (全景)
第24页~8Testability流程观测点路由 (放大)
第25页~8Testability流程控制点+观测点路由 (放大)
第26页~6过渡页
第27页~8SpyGlass流程观测点路由 (放大)
第28页~8SpyGlass流程控制点+观测点路由 (放大)
第29页~8Testability vs SpyGlass并排对比
第30页~6综合QoR总结 — 三大核心结论
第31页~6议程过渡页 — ATPG覆盖率与成本章节
第32页~6SSA ATPG配置 — 调整覆盖率对比
第33页~6SSA向量数量对比 — 三列数据
第34页~8SSA 90%覆盖率向量数vs测试点柱状图
第35页~8SSA 96.5%覆盖率向量数vs测试点柱状图
第36页~8SSA最大覆盖率vs测试点折线图
第37页~6调整覆盖率计算方法说明
第38页~8SSA最大调整覆盖率vs测试点折线图
第39页~6TDF ATPG配置 — 调整覆盖率对比
第40页~6TDF向量数量对比 — 三列数据
第41页~8TDF 87%覆盖率向量数vs测试点柱状图
第42页~8TDF 90%覆盖率向量数vs测试点柱状图
第43页~8TDF最大调整覆盖率vs测试点折线图
第44页~6ATPG覆盖率与成本总结
第45页~6议程过渡页 — 结论章节
第46页~6SpyGlass结果全面总结
第47页~6DFT帽子戏法 — 三目标达成展示
第48页~6Thank You致谢页

*本文由Don Dattani在SNUG 2017 (Austin) 发表，介绍了Cognitive Systems Corp在其认知无线电DSP设计中，通过Synopsys SpyGlass DFT ADV进行测试点插入，成功实现了覆盖率提升、测试成本降低和QoR保持的DFT帽子戏法。SpyGlass流程在物理感知（时序+拥塞）方面展现出对传统Testability流程的显著优势，包括8倍的线网长度改善和约5倍的TDF向量缩减。*