RTL可测试性分析——使用SpyGlass DFT ADV早期解决可测试性问题

RTL可测试性分析——使用SpyGlass DFT ADV早期解决可测试性问题

会议: SNUG 2016 (专题4@Spyglass) 作者: Eric Lim (Synopsys) 页数: 36 源文件: SNUG_TPC_Spyglass_Vittal_2016_Synopsys_Inc_paper.pdf

---

第 1 页

RTL可测试性分析——使用 SpyGlass DFT ADV 早期解决可测试性问题 Eric Lim, Synopsys, 2016年8月19日

---

第 2 页

SpyGlass RTL签核解决方案： - 完整技术 — IP 和 SoC 签核 - 参考方法学 — 高影响力、低噪音 - 管理报告 — 链接 HTML - 灵活使用模式 — 批处理、Tcl Shell 和 GUI - 涵盖：Lint 代码规则检查、时钟与复位（CDC/RDC）验证、功耗估算与降低、DFT 可测试性

---

第 3-35 页

整个演示文稿详细介绍了 SpyGlass 平台如何提供全面的 RTL 签核解决方案，涵盖代码质量、时钟域交叉验证、功耗分析和 DFT 可测试性分析。SpyGlass DFT ADV 能在 RTL 阶段早期识别可测试性问题，显著减少后期 DFT 迭代。

---

第 36 页

---

图片索引

本文共 458 张图片（大型 PPT 演示文稿），存放于 SNUG_TPC_Spyglass_Vittal_2016_Synopsys_Inc_paper_images/ 目录。