早期数字设计失效率估算工具链与工作负载老化时序分析

早期数字设计失效率估算工具链与工作负载老化时序分析

会议: SNUG France 2017 作者: Ajith Sivadasan, Souhir Mhira, Armelle Notin, Sidi-Ahmed Benhassain, Vincent Huard, Etienne Maurin, Florian Cacho (STMicroelectronics), Alain Bravaix, Lorena Anghel (TIMA) 页数: 28

---

摘要

随着先进工艺节点的晶体管老化效应（如 NBTI 负偏压温度不稳定性、HCI 热载流子注入、TDDB 经时介电击穿）变得越来越显著，在设计阶段早期进行失效率估算 Failure Rate Estimation和老化时序分析 Aging Timing Analysis对于确保产品的长寿命可靠性至关重要。

本文介绍了 STMicroelectronics 和 TIMA 联合开发的一套工具链，用于在数字设计的早期阶段进行失效率估算和工作负载感知的老化时序分析。该工具链能够：(1) 基于设计的工作负载剖面（workload profile）估算电路的老化效果；(2) 将老化效应映射为时序退化；(3) 预测芯片在特定寿命期内的失效率；(4) 为设计优化提供指导以减轻老化效应。

该工具链集成了 PrimeTime、MOSRA（MOS Reliability Analysis）和 HSPICE，支持在 FDSOI 28nm 等先进工艺中进行全面的老化感知时序签核。

---

图片索引

共 227 张图片（PPT 幻灯片），存放于 _images/ 目录。涵盖老化模型、工具链架构、失效率估算流程图、测试芯片数据、时序退化图表等。