使用 IC Compiler II 的有用偏斜增强实现时序收敛

使用 IC Compiler II 的有用偏斜增强实现时序收敛

会议: SNUG APR 专题 作者: Haimeng Yin, Lei Zhang, Advanced Micro Devices, Inc., Shanghai, China 页数: 35

---

摘要

在先进工艺节点的设计中，时序收敛 Timing Closure 通常是一个具有挑战性的迭代过程。传统时钟树综合 CTS方法追求最小偏斜（skew），但在复杂设计中，严格的零偏斜目标可能导致次优的时序和功耗结果。有用偏斜 Useful Skew技术通过在时钟树上故意引入受控的时序差异来平衡关键路径上的时序违例。

本文介绍了 AMD 设计团队使用 IC CompilerI 的有用偏斜增强功能来实现高效时序收敛的经验。该功能通过在布局布线流程中智能地利用时钟偏斜来改善关键路径的建立和保持时序。

本文详细描述了：(1) Useful Skew 的原理和工作机制；(2) IC Compiler II 中 Useful Skew 的配置和优化策略；(3) 在 AMD 高性能处理器设计中的应用案例；(4) 与 PrimeTime 签核的时序相关对比；(5) 使用 Useful Skew 前后的时序改善数据，包括最差负余量（WNS）、总负余量（TNS）和建立/保持违例数量的显著改善。

---

图片索引

共 2 张图片（大量内容分布在整个 35 页的正文中），存放于 _images/ 目录。涵盖 Useful Skew 原理图、时序收敛流程图、数据对比表格等。