使用 Synopsys Galaxy 设计平台在 16FF+ 工艺中实现 ARM Cortex-A72 处理器的高性能节能实现

SNUG 2015 2015 52 页

使用 Synopsys Galaxy 设计平台在 16FF+ 工艺中实现 ARM Cortex-A72 处理器的高性能节能实现

会议: SNUG 2015 作者: Joe Walston, Synopsys 页数: 52

摘要

ARM Cortex-A72 是 ARM 公司针对高性能移动和企业应用推出的旗舰级处理器核。在 16FF+ FinFET 工艺节点上实现 Cortex-A72 需要充分利用先进节点的特性，同时在性能、功耗和面积之间取得最优平衡。

本文由 Synopsys 的 Joe Walston 撰写，详细介绍了使用 Synopsys Galaxy 设计平台在 16FF+ 工艺中实现 ARM Cortex-A72 处理器的高性能节能实现方法。该工作是 Synopsys 与 ARM 深度合作的成果。

内容涵盖：(1) Cortex-A72 微架构概述及其物理实现的挑战；(2) Design Compiler Graphical 在综合阶段的优化策略；(3) IC Compiler II 的布局规划和时钟树设计；(4) 针对 16FF+ 工艺的定制化优化（包括 FinFET 特定的布局规则、多重曝光等）；(5) PrimeTime 签核时序和功耗分析；(6) 最终的 PPA 结果以及与设计目标的对比分析。

该实现展示了在 16FF+ 工艺上达到 2.5GHz+ 的高性能目标同时保持功耗在移动设备可接受范围内的可行方法。

图片索引

共 635 张图片（大规模 PPT 幻灯片集），存放于 _images/ 目录。涵盖 Cortex-A72 微架构图、物理实现流程图、布局规划图、时钟树结构、功耗分析热力图、PPA 数据表及大量技术细节图解。