📖 SNUG 论文索引
共 813 篇论文 · 按会议来源分类浏览
SNUG 2008 147 篇
- 45nm CCS与NLDM时序模型比较 (2008)
- 45nm设计中的噪声建模 (2008)
- 90nm IP库的功耗门控实现技术 (2008)
- ARM 存储器编译器功耗测量流程：使用 Synopsys HSIM 和 HSIMplus (2008)
- CCS与NLDM时序特征化及与Liberty-NCX的相关性验证 (2008)
- DC Graphical百万门设计：Jung经验 (2008)
- DC Graphical：承诺与现实 (2008)
- DC-T与ICC之间相关性的系统分析 (2008)
- DFT MAX 扫描压缩流程经验 (2008)
- DFT MAX扫描压缩流程实践经验 (2008)
- DFT MAX用于混合信号设计：案例研究 (2008)
- DFTCMax模块化实现：确保低面积开销与高测试质量 (2008)
- HSIM CCK：芯片设计的救命稻草 (2008)
- ICC中影响功耗的布局问题 (2008)
- IP模块电源控制电路设计方法论 (2008)
- Intel多电压设计早期验证方法 (2008)
- OpenVera/RVM到SystemVerilog/VMM的转换：如何避免'千刀万剐' (2008)
- PT-SI与HSPICE Pushout和Glitch相关性分析 (2008)
- PrimeTime SI中泄漏功耗恢复的实用工具 (2008)
- Qualcomm芯片设计中的物理实现挑战与解决方案 (2008)
- ... 还有 127 篇
SNUG 2009 63 篇
- CCS 复合电流源模型：面向精确设计签核 (2009)
- DC Graphical：承诺与现实 (2009)
- FPGA中的SoC仿真 (2009)
- HP公司的VMM验证流程优化 (2009)
- HSIM EM分析集成流程用于Rambus高速FlexIO接口单元 (2009)
- HSIM电迁移分析在Rambus高速FlexIO接口单元中的集成流程 (2009)
- SBPF性能与精度评估 (2009)
- SystemVerilog对FPGA设计有用吗？（\"先烧后学\" vs \"先学后烧\"） (2009)
- SystemVerilog断言设计技巧与SVA绑定文件 (2009)
- VMM性能验证方法论 (2009)
- svunit：将敏捷方法引入功能验证 (2009)
- 与设计同步的DFT：层次化扫描压缩 (2009)
- 优化RTL仿真性能 (2009)
- 使用 IC Compiler 进行布局规划和可行性分析 (2009)
- 使用 MATLAB 和 Simulink 与 VCS 联合仿真的智能 HDL 功能验证测试平台 (2009)
- 使用 PrimeTime 分布式多场景分析进行 ECO 保持时间修复 (2009)
- 使用Design Compiler Graphical进行拥塞预测与缓解 (2009)
- 使用ESP-CV对嵌入式存储器进行符号仿真的功能验证 (2009)
- 使用ESP-CV进行定制宏的动态功耗分析以减少分析时间并提高精度 (2009)
- 使用HSIMPlus进行功耗与信号可靠性分析 (2009)
- ... 还有 43 篇
SNUG 2011 13 篇
- HSIM Flash单元模型用于NAND闪存设计 (2011)
- HSIM在DDR DRAM设计中的仿真成功案例 (2011)
- 一种高效准确的纳米级存储器编译器基于实例的功耗特征化方法 (2011)
- 使用CustomSim(XA)进行先进节点SRAM设计验证 (2011)
- 使用IC Compiler UPF模式改善Gas Station设计的周转时间 (2011)
- 使用PrimeTime进行快速时序ECO经验分享 (2011)
- 使用VMM RAL有效验证复杂的用户特定寄存器 (2011)
- 基于 ESL 虚拟平台的 DVFS 系统功耗分析 (2011)
- 基于 ICC UPF 流程的低功耗 ARM Cortex-A9 实现 (2011)
- 基于UPF的多电压MCMM实现经验 (2011)
- 探索3D集成芯片的DFT方法学 (2011)
- 自动化功能覆盖率收敛技术 (2011)
- 通过使用 IC Compiler UPF 模式改善加油站设计的周转时间 (2011)
SNUG 2012 31 篇
- CTMesh 还是 CTS：高性能设计的时钟树拓扑比较 (2012)
- DC Explorer：早期设计探索的快速综合 (2012)
- DC Explorer：用于早期设计探索的快速综合 (2012)
- Hippo Lake：高速设计中自动化设计规划的案例研究 (2012)
- PROFINET V2.3系统的虚拟平台 (2012)
- StarRC在先进节点（28nm）下RC提取的精度分析 (2012)
- Synopsys实现工具的高效统一降额方法 (2012)
- UPF 2.0：期望与经验 (2012)
- 使用 SystemC TLM-2.0 IP 与 UVM 的初学者指南 (2012)
- 使用 UPF/CPF 的低功耗设计流程 (2012)
- 使用XA/VCSMX进行汽车SoC上电仿真 (2012)
- 升压变换器设计的优化尺寸程序 (2012)
- 可扩展多核ASIP虚拟平台用于标准兼容的Trellis译码 (2012)
- 在PrimeTime-PX中进行时钟门控分析以优化时钟门控效率 (2012)
- 基于VSP的电机控制开发 (2012)
- 基于虚拟系统原型（VSP）的电机控制开发 (2012)
- 如何使用DVE改善验证调试 (2012)
- 定制设计中的 STA：为什么仿真不够 (2012)
- 层次化设计实现策略的最佳实践 (2012)
- 应用 DFT Compiler 核心封装技术控制数模接口 (2012)
- ... 还有 11 篇
SNUG 2022 15 篇
- FPlab：一种参数化方法简化布图规划执行 (2022)
- RTLA / TestMax Advisor：布局布线原型 (2022)
- RTLA 与 TestMax Advisor：P&R 原型验证中处理不完整 RTL 与 DFT 约束 (2022)
- RTLA/TestMax Advisor：利用RTL分析处理脏数据加速P&R原型验证 (2022)
- 低功耗设计方法论 (2022)
- 使用ASIP Designer的高效双核锁步处理器设计：ST STxP5案例研究 (2022)
- 使用Synopsys Custom Compiler构建自动化寄存器文件 (2022)
- 基于仿真的标准单元可布线性分析 (2022)
- 数字化设计中的高级验证技术 (2022)
- 数字设计方法论 (2022)
- 数字设计方法论 (2022)
- 数字设计方法论 (2022)
- 时钟网络仿真——早期偏斜与延迟收敛 (2022)
- 标准单元库功能丰富度基准对比及其对设计PPA的影响 (2022)
- 格雷码在跨时钟域设计中的应用 (2022)
SNUG 2023 5 篇
- 先进Fusion Compiler综合与布局布线技术驱动性能与周转时间提升 (2023)
- 利用Intel 18A RibbonFET和PowerVia技术通过Fusion Compiler优化PPA收益 (2023)
- 利用RTL Architect构建更优IP——Arteris NoC IP物理探索 (2023)
- 多行设计方法论：同时使用高速与高密度单元库 (2023)
- 推动可验证QoR：使能形式等效验证 (2023)
SNUG Silicon Valley 2 篇
SNUG China 78 篇
- 利用DCT/DCG实现高频设计的方法研究 (2016)
- 基于SpyGlass CDC实现超大规模电路的时钟域跨异步检查 (2016)
- 应用SiliconSmart进行AOCV特性描述 (2016)
- 运行门级仿真以进行准确功耗估算的简便方法 (2016)
- AOCV在时序分析及收敛中的高效使用方法研究——基于Synopsys EDA工具 (2017)
- 一种可以自动完善物理约束的快速综合设计方法 (2017)
- 使用 IC Compiler II 提升时序预算流程性能 (2017)
- 使用ICC II探索时钟宿的相对布局组 (2017)
- 利用分区编译技术提高验证效率 (2017)
- 基于 SpyGlass CDC 的 MTBF Flow 方法 (2017)
- 基于 SpyGlass CDC 的 MTBF 流程 (2017)
- 改善ICC2与PrimeTime时序相关性的应用笔记 (2017)
- 用 CCK 工具来提高 Flash IP 设计的可靠性 (2017)
- 重定时流水线多种低功耗方法的优异权衡 (2017)
- 5G Modem SoC的设计与验证考量 (2018)
- 7nm设计的性能、功耗和面积优化技巧 (2018)
- HECTOR在算法模块形式化数据通路验证中的应用 (2018)
- HSPICE、FineSim、Custom WaveView更新及FineSim SPICE模拟电路加速教程 (2018)
- Synopsys定制设计平台：加速稳健的定制设计 (2018)
- Yield Explorer —— 集成逻辑与存储器诊断的良率学习 (2018)
- ... 还有 58 篇
SNUG Taiwan 14 篇
- 无需RTL代码的Siloti (Verdi) 功耗分析加速方案 (2019)
- 测试分级机制在全系统测试中的应用 (2019)
- 级联浮点DesignWare IP的高精度设计与实现技术 (2019)
- 设计中IR Drop优化与自动修复方案 (2019)
- 使用 SiliconSmart 的延迟灵敏度排序方法 (2020)
- 使用 VCS Save 和 Restore 功能改善 IP 验证中的仿真时间 (2020)
- 使用C到RTL等价性检查验证AI非线性运算 (2020)
- 使用虚拟原型和UVM测试平台进行早期软件开发和端到端系统验证 (2020)
- 使用虚拟原型验证和UVM测试平台的早期软件开发和端到端系统验证 (2020)
- 汽车 SoC 中多核处理器的电源完整性验证 (2020)
- 顺序波形合并方案：最小化签核工作量 (2020)
- UR Scout：基于RTLA综合的布图规划质量增强工具 (2023)
- 先进Fusion Compiler综合与布局布线技术推动性能和周转时间 (2023)
- 释放Synopsys.ai的力量：使用DSO.ai为高性能ARM CPU实现PPA和生产力提升 (2023)
专题1 · concurrent clock and data (CCD) 6 篇
- 使用 IC Compiler II CCD 流程在 8M 实例扁平化设计中更快实现时序收敛 (2017)
- 使用IC Compiler II加速设计收敛 (2017)
- 使用IC Compiler II加速设计收敛：拥塞驱动重构、并发时钟数据优化和多源时钟树综合 (2017)
- 并发时钟与数据优化（CCD）技术亮点与瑞萨成功经验分享 (2018)
- 仅H-Tree（无Mesh）常规MSCTS结合CCD用于ARM Cortex-A73多时钟设计的ICC II实现与QoR (2019)
- 高速内核实现的布局布线流程定制化 (None)
专题10 · STA 1 篇
专题11 · Multibit_Register_Banking 7 篇
- 使用多位寄存器结合DC Graphical和IC Compiler降低高性能设计中的时钟动态功耗 (2015)
- 全面的 CTS 与物理感知多位寄存器综合方法学 (2016)
- 全面的CTS与物理感知多位寄存器综合方法学 (2016)
- 使用多位寄存器和 Design Compiler Graphical/IC Compiler 降低高性能设计中的动态功耗 (None)
- 利用多位寄存器合并技术提升芯片设计功耗效率 (None)
- 多位寄存器组：RLS设计中的挑战 (None)
- 多比特寄存器组优化技术 (Unknown)
专题12 · UVM 2 篇
专题2 · Low Power 13 篇
- 使用Spyglass Power进行早期RTL功耗探索以优化设计功耗 (2015)
- Socionext UPF设计流程的演进——Socionext与Synopsys的成功合作 (2016)
- 复杂IO宏电源关系的低功耗验证——多SRSN UPF建模方案 (2016)
- 使用UPF进行低功耗设计的原则 (2017)
- 比特币低功耗流程与方法学 — 实现篇：一个'完全酷'的案例研究 (2017)
- 比特币低功耗流程与方法学——实现篇：‘完全酷’案例研究 (2017)
- 超低功耗SoC设计的全面功耗验证 (2017)
- 超低功耗SoC设计的综合功耗验证 (2017)
- 低功耗与静态验证精简流程 (2019)
- Synopsys端到端低功耗解决方案 (2021)
- 不同设计的动态功耗优化策略 (None)
- 复杂SoC的低功耗静态签核 (None)
- Cortex-A55低功耗实现最佳实践——使用PrimeTime优化 (Unknown)
专题3 · SDC 18 篇
- 一种有效的时序约束方法学加速设计收敛 (2015)
- 编写高效时序约束并利用PrimeTime加速时序收敛 (2015)
- 使用BAM和ETM混合方法的SoC层次化实现框架 (2017)
- 加速复杂IP在SoC设计中的快速集成 (2017)
- 实现复杂IP在SoC设计中的快速集成 (2017)
- 统一约束实践：跨时钟域CDC与静态时序分析STA (2017)
- 为什么设计约束（SDC）验证在RTL阶段至关重要？ (2019)
- 使用块抽象和时序提取模型进行复杂百万门级SOC的分层实现 (2019)
- 使用块抽象模型和时序提取模型进行复杂数百万门SoC的层次化实现 (2019)
- 自底向上的时序约束集成方法 (2019)
- 一种加速设计收敛的有效时序约束方法学 (None)
- 接口时序约束的数学原理 (None)
- 合并模态时序约束以减少时序收敛迭代 (Unknown)
- 源同步DDR接口时序约束：从零开始 (Unknown)
- 约束开发与时序收敛：使用SDC约束的最佳实践 (Unknown)
- 编写高效时序约束并加速时序收敛 (Unknown)
- 自动化拓扑时钟引脚约束生成流程 (Unknown)
- 使用PrimeTime自动化分析时钟约束质量 (null)
专题4 · Spyglass 43 篇
- SpyGlass DFT ADV概述——RTL测试Signoff (2015)
- 使用静态验证进行FPGA设计的高级跨时钟域检查 (2015)
- RTL可测试性分析——使用SpyGlass DFT ADV早期解决可测试性问题 (2016)
- Spyglass高级CDC检查方法论 (2016)
- 使用 SpyGlass 进行早期 RTL 可测试性与 ATPG 覆盖率分析：案例研究 (2016)
- 使用 Synopsys 推荐的 ATPG 流程实现高测试质量 (2016)
- 使用DFTMAX LogicBIST和SpyGlass的内建自测经验分享 (2016)
- 使用SpyGlass进行早期RTL可测试性和ATPG覆盖率分析：案例研究 (2016)
- 使用SpyGlass进行静态分析：应对SoC设计日益增长的复杂性 (2016)
- 基于Spyglass的DFT检查 (2016)
- RTL 可测试性与设计分析：SpyGlass DFT ADV (2017)
- SpyGlass Lint Turbo简介：3倍违规减少以加速RTL设计收敛 (2017)
- 以前所未有的速度实现测试质量和成本目标 -- Synopsys测试自动化工具 (2017)
- 将SoC可测试性改进作为RTL签核的一部分 (2017)
- 早期数字设计失效率估算工具链与工作负载老化时序分析 (2017)
- 测试点决胜局——覆盖率、成本与QoR的DFT帽子戏法 (2017)
- SNUG Austin 2018：DFT SpyGlass用户模板 (2018)
- SpyGlass DFT ADV早期可测试性分析与物理感知测试点插入——优化ATPG结果 (2018)
- SpyGlass DFT ADV早期可测试性分析：满足汽车电子严苛的可测试性要求 (2018)
- 从早期RTL分析到更快速高效的ATPG：管理测试成本 (2018)
- ... 还有 23 篇
专题5 · 车规 4 篇
- Synopsys 汽车测试解决方案：ISO 26262 认证 (2017)
- Synopsys汽车电子测试解决方案 — ISO 26262认证 (2017)
- 面向汽车应用的LogicBIST技术 (2017)
- 汽车功能安全：什么是功能安全，如何实现，与功能验证有何不同？ (2019)
专题6 · DFT 32 篇
- 扫描测试期间的电源完整性挑战 — 缓解电气挑战的案例研究 (2015)
- 按时达成测试质量和成本目标 (2015)
- DFTMAX Ultra：面向小型数字混合信号器件 (2016)
- DFTMAX-Ultra在超低引脚数设计中实现高测试覆盖率——嵌入测试模式控制器 (2016)
- 使用 Synopsys OCC 实现标准单元和 IP 的可靠硅鉴定 (2016)
- 使用Synopsys测试自动化工具降低DPPM并测试安全关键电路 (2016)
- 加速DFT开发的运行时缩减策略 (2016)
- 在高度受限环境中同时使用DFTMAX与异步和同步片上时钟控制器（OCC）的用户经验 (2016)
- 在高度约束环境中使用DFTMAX与异步和同步片上时钟控制器（OCC）：用户体验 (2016)
- 快速DFT开发的运行时间缩减 (2016)
- 面向小型数字混合信号器件的DFTMAX Ultra方案 (2016)
- 使用LogicBIST与用户定义OCC实现固定型和跳变故障测试 (2017)
- 基于DFTMAX-Ultra实现low-pin、low-cost、low-power DFT设计 (2017)
- 基于DFTMAX-Ultra实现低引脚数、低成本、低功耗DFT设计 (2017)
- 基于TetraMAX的扫描输入引脚共享技术 (2017)
- 微控制器设计中从DFTMax到DFTMax Ultra的迁移 (2017)
- 使用共享Wrapper减少MBIST面积 (2018)
- 共享IO编解码器：在有限扫描可访问性下实现最高芯片级测试覆盖率 (2018)
- 使用VCS细粒度并行实现DFT仿真10倍性能提升 (2019)
- 大功告成！使用层次化 ATPG 提升生产力 (2019)
- ... 还有 12 篇
专题7 · APR 17 篇
- ARM Cortex-A72处理器在16FF+工艺中的高性能高能效实现 (2015)
- ICC2时序预算在大型层次化设计中的应用 (2016)
- 16nm节点复杂全芯片低功耗实现案例研究 (2017)
- IC Compiler II在前沿节点设计中的优势 (2017)
- 使用 IC Compiler II 以扁平化流程实现百万门级 GPU 模块 (2017)
- 更快、更好、更短的ICC II -- 使用ARM POP IP实现Cortex-A73 (2017)
- 利用有用偏斜增强技术加速IC Compiler II时序收敛 (2018)
- 在 GF 22FDX 上使用 Synopsys 设计平台实现 ARM Cortex-A53 四核 (2018)
- 面向布局布线的RTL改进 (2018)
- IC Compiler II中降低功耗的几种方法 (2019)
- 收敛时序预算：使用IC Compiler II改善时序预算的方法 (2019)
- 使用Custom-Router在ICCII中实现快速、高质量的预布线 (2021)
- IC Compiler II加速大规模电路物理实现收敛 (None)
- ICC2中关键ICG时序优化 (None)
- 使用 IC Compiler II 的有用偏斜增强实现时序收敛 (None)
- 67nm设计可布线性分析与改进 (Unknown)
- 使用ICC2进行智能总线规划 (null)
专题8 · Synthesis 12 篇
- 使用 Synopsys Galaxy 设计平台在 16FF+ 工艺中实现 ARM Cortex-A72 处理器的高性能节 (2015)
- 多位寄存器组化的实现流程 (2015)
- POCV：从综合、实现到签核的全流程OCV解决方案 (2016)
- 使用PrimeTime优化的Arm Cortex-A55 CPU低功耗实现最佳实践 (2018)
- 2.1GHz ARM Cortex-A55 实现流程：面向功耗受限的存储 SoC (2019)
- 2.1GHz ARM Cortex-A55功耗约束存储SoC的实现流程 (2019)
- AOCV分析中Launch与Capture距离的区别 (2019)
- 下一代RTL综合：未来十年的RTL综合 (2019)
- 面向功耗受限 SoC 的 2.1GHz ARM Cortex-A55 实现流程 (2019)
- 使用 Fusion Compiler 实现 ARM 核处理器最优 PPA 的最佳实践 (None)
- 使用DCG中的多位寄存器映射低功耗设计技术 (None)
- 空白模板论文 (None)
专题9 · CTS 4 篇
- 复杂时钟结构设计的 CTS 挑战 (2015)
- 模块级时钟树改善方法 (2018)
- 28nm Cortex-A7核心的时钟树实现策略 (None)
- 时钟干线、网格还是 H 树，哪种最适合你？ (None)