StarRC

工具概述

定位与起源

定位与起源:StarRC是Synopsys的寄生参数提取工具——从GDSII版图中提取互连线的电阻(R)和电容(C)(以及电感L)——输出SPEF(Standard Parasitic Exchange Format)文件给STA工具(PrimeTime)做精确的时序分析。StarRC是signoff级寄生提取的黄金标准——与PrimeTime深度耦合。

StarRC的前身是Avant!的Star-RCXT(1990s)。2001年Synopsys收购Avant!后将Star-RC整合进Galaxy平台。TSMC、Samsung等晶圆厂为每个工艺节点提供StarRC认证的提取corner。

核心技术

3D场求解器:StarRC用随机行走(random walk)算法求解3D电场分布——提取互连线的精确3D寄生参数。对于关键路径——StarRC可以用2.5D/3D精确模型——精度<5%——接近黄金电磁场仿真但快100-1000倍。

多corner寄生提取:不同PVT corner下金属电阻/介电常数不同——StarRC为每个corner提取一组SPEF。MCMM STA需要每个corner的SPEF。

CCS/NLDM模型提取:StarRC不仅提取互连寄生——还提取标准单元的CCS(Composite Current Source)模型——这是PrimeTime POCV分析的基础。

分布式提取:对于超大规模芯片(>100mm²),StarRC可以将提取任务分发到数百台机器并行——把提取时间从天降到小时。

主要功能

* Signoff寄生提取:GDSII→StarRC→SPEF→PrimeTime做signoff STA。全芯片提取精度<5%。 * 关键路径精细提取:对WNS路径用3D提取——确保精度。非关键路径用2D提取——确保速度。 * 多corner SPEF:每个PVT corner一组SPEF——RC值在不同corner下不同。

实战案例

- 某5nm AI芯片StarRC精度验证:StarRC预测的RC vs 硅片实测——R误差<3%/C误差<5%——达到signoff标准。 - 3D提取修了一条关键路径:某路径2D提取误差12%→WNS=-10ps。改用3D→提取精度5%→实际WNS=+5ps(2D过于悲观了)。 - 分布式提取加速:某400mm²芯片单机提取36小时——100台机器并行→25分钟完成。

常见误区

误区一:StarRC=随便跑就行。 提取精度vs速度trade-off。Signoff用最高精度(最慢)。迭代期间用低精度(快10倍)——最后signoff再用高精度。

误区二:SPEF一次提取就够了。 每次ECO后金属连线改变——SPEF必须重新提取。增量SPEF(只提取改动区域)可以加速ECO迭代。

误区三:StarRC只提RC。 StarRC还提供CCS模型提取——这是PrimeTime POCV的基础。StarRC+PrimeTime联合精度才达到signoff要求。

版本演进

- 1990s:Star-RCXT:Avant!开发。2D field solver。业界第一个商用寄生提取工具。 - 2001:Synopsys收购:整合进Galaxy平台。改名Star-RC。加入3D提取能力。 - 2010s:StarRC:多corner提取。CCS模型提取。分布式并行提取。 - 2020s:StarRC+AI:ML预测寄生参数——在placement阶段预估RC——提前优化时序。

相关论文

- 复杂IC的晶体管级提取与SPICE分析 - 使用HSIMPlus进行功耗与信号可靠性分析 - 一种高效准确的纳米级存储器编译器基于实例的功耗特征化方法 - 部署全定制时序壳方法学以在Custom Designer与ICC之间交付宏单元_Deployment_of_full_custom_created_timing_shell_methodology_paper.md) - StarRC在先进节点(28nm)下RC提取的精度分析 - 先进Fusion Compiler综合与布局布线技术驱动性能与周转时间提升 - 版图期间的物理感知仿真与电气分析 - Synopsys定制设计平台:加速稳健的定制设计 - PrimeTime 签核领导力 —— 5nm 节点使能与 QoR 最大化 - Synopsys签核产品更新:更新,更快,更强,签核产品领航者 - 炫铁RISC-V CPU IP参考流程:使用Fusion Compiler最大化每瓦性能 - 利用StarRC先进技术实现更快的周转时间:GPD金色寄生数据库与StarReduce - 汽车 SoC 中多核处理器的电源完整性验证 - 使用 IC Compiler II CCD 流程在 8M 实例扁平化设计中更快实现时序收敛/SNUG_TPC_CCD_Dorso_Untitled_paper_1.md) - Socionext UPF设计流程的演进——Socionext与Synopsys的成功合作 - Synopsys 汽车测试解决方案:ISO 26262 认证 - IC Compiler II加速大规模电路物理实现收敛 - ARM Cortex-A72处理器在16FF+工艺中的高性能高能效实现 - 在 GF 22FDX 上使用 Synopsys 设计平台实现 ARM Cortex-A53 四核 - 2.1GHz ARM Cortex-A55 实现流程:面向功耗受限的存储 SoC - 使用PrimeTime优化的Arm Cortex-A55 CPU低功耗实现最佳实践 - 使用 Fusion Compiler 实现 ARM 核处理器最优 PPA 的最佳实践 - 使用 Synopsys Galaxy 设计平台在 16FF+ 工艺中实现 ARM Cortex-A72 处理器的高性能节能实现 - 28nm Cortex-A7核心的时钟树实现策略