☰
SDC 时序约束
类型:
concepts
引用论文:
30 篇
DC-T与ICC之间相关性的系统分析
小延迟缺陷 ATPG 的用户实践经验
层次化设计流程中的布局规划与版图优化：案例研究
使用更多生成时钟来简化约束
先有鸡还是先有蛋：如何在网表生成之前获得布图规划
使用PrimeTime实现一致的时序约束
基于 SpyGlass CDC 的 MTBF 流程
并发时钟与数据优化（CCD）技术亮点与瑞萨成功经验分享
Socionext UPF设计流程的演进——Socionext与Synopsys的成功合作
比特币低功耗流程与方法学——实现篇：‘完全酷’案例研究
使用Spyglass Power进行早期RTL功耗探索以优化设计功耗
自动化拓扑时钟引脚约束生成流程
统一约束实践：跨时钟域CDC与静态时序分析STA
约束开发与时序收敛：使用SDC约束的最佳实践
为什么设计约束（SDC）验证在RTL阶段至关重要？
合并模态时序约束以减少时序收敛迭代
一种加速设计收敛的有效时序约束方法学
使用PrimeTime自动化分析时钟约束质量
自底向上的时序约束集成方法
实现复杂IP在SoC设计中的快速集成
接口时序约束的数学原理
编写高效时序约束并利用PrimeTime加速时序收敛
一种有效的时序约束方法学加速设计收敛
源同步DDR接口时序约束：从零开始
编写高效时序约束并加速时序收敛
SpyGlass DFT ADV概述——RTL测试Signoff
使用静态验证进行FPGA设计的高级跨时钟域检查
在高度受限环境中同时使用DFTMAX与异步和同步片上时钟控制器（OCC）的用户经验
早期验证——TestMAX DFT左移加速结果达成时间
ICC2时序预算在大型层次化设计中的应用
↑