index

IC设计概念索引

共 199 个节点

- DFT 可测试性设计 (89篇) - ATPG 自动测试向量生成 (70篇) - 时序收敛 Timing Closure (66篇) - 静态时序分析 STA (51篇) - 布局布线 PnR (44篇) - RTL 寄存器传输级 (43篇) - SystemVerilog (41篇) - UPF 统一功耗格式 (39篇) - 低功耗设计 Low Power Design (38篇) - 时钟树综合 CTS (35篇) - VMM 验证方法学手册 (34篇) - PPA 功耗性能面积 (33篇) - IR Drop 电压降 (32篇) - SDC 时序约束 (30篇) - 电源门控 Power Gating (30篇) - DFT Compiler (27篇) - 时钟门控 Clock Gating (22篇) - 跨时钟域 CDC (21篇) - ISO 26262 道路车辆功能安全 (20篇) - 测试覆盖率 Test Coverage (20篇) - 动态功耗 Dynamic Power (19篇) - QoR 结果质量 (18篇) - ASIC 专用集成电路 (17篇) - 形式验证 Formal Verification (17篇) - 亚稳态 Metastability (16篇) - 时序余量 Slack (16篇) - 网表 Netlist (16篇) - CCD 并发时钟数据优化 (15篇) - 布局规划 Floorplan (15篇) - DFT MAX (14篇) - DRC 设计规则检查 (14篇) - 扫描压缩 Scan Compression (14篇) - 电源域 Power Domain (14篇) - BIST 内建自测试 (13篇) - ECO 工程变更指令 (13篇) - UVM 通用验证方法学 (13篇) - 片上时钟控制器 OCC (13篇) - 综合 Synthesis (13篇) - 隔离单元 Isolation Cell (13篇) - TLM 事务级建模 (12篇) - Verdi (12篇) - VIP 验证IP (12篇) - 功能安全 Functional Safety (12篇) - 泄漏功耗 Leakage Power (12篇) - HSIM FastSPICE (11篇) - OCV 片上变异 (11篇) - 层次化设计 Hierarchical Design (11篇) - 签核 Signoff (11篇) - 约束随机验证 Constrained Random Verification (11篇) - At-Speed测试 (10篇) - DPI 直接编程接口 (10篇) - SystemC (10篇) - 功能覆盖率 Functional Coverage (10篇) - 扫描链 Scan Chain (10篇) - 测试压缩 Test Compression (10篇) - 电平转换器 Level Shifter (10篇) - DFM 可制造性设计 (9篇) - FinFET 鳍式场效应晶体管 (9篇) - SVA SystemVerilog 断言 (9篇) - Verilog (9篇) - 功能验证 Functional Verification (9篇) - 测试点插入 Test Point Insertion (9篇) - ASIL 汽车安全完整性等级 (8篇) - LBIST 逻辑内建自测试 (8篇) - Power Compiler (8篇) - SPICE 模型 (8篇) - STAR Memory System (8篇) - 信号完整性 SI (8篇) - 复位域交叉 RDC (8篇) - 有用偏斜 Useful Skew (8篇) - 物理综合 Physical Synthesis (8篇) - 电迁移 EM (8篇) - 跳变故障 Transition Fault (8篇) - DPPM 缺陷百万分率 (7篇) - Liberty NCX (7篇) - MCMM 多角多模 (7篇) - 功耗优化 Power Optimization (7篇) - 寄生参数提取 Parasitic Extraction (7篇) - 标准单元 Standard Cell (7篇) - 物理设计 Physical Design (7篇) - AOCV 高级片上变异 (6篇) - DVFS 动态电压频率调节 (6篇) - ETM 提取时序模型 (6篇) - HAPS FPGA原型验证 (6篇) - ILM 接口逻辑模型 (6篇) - POCV 参数化片上变异 (6篇) - PrimeSim XA (6篇) - PVT 工艺电压温度 (6篇) - RAL 寄存器抽象层 (6篇) - SAIF 开关活动交换格式 (6篇) - SPICE仿真 (6篇) - Stuck-At 故障模型 (6篇) - VHDL (6篇) - 功耗分析 Power Analysis (6篇) - 多位寄存器 Multibit Register (6篇) - 多电压设计 Multi-Voltage (6篇) - 投片 Tape-Out (6篇) - 拥塞 Congestion (6篇) - 深亚微米 DSM (6篇) - 混合信号 Mixed-Signal (6篇) - 物理感知综合 Physical-Aware Synthesis (6篇) - 状态保持 State Retention (6篇) - 联合仿真 Co-Simulation (6篇) - 自动测试设备 ATE (6篇) - 覆盖率驱动验证 Coverage Driven Verification (6篇) - GPU 图形处理器 (5篇) - IP 知识产权核 (5篇) - MBIST 存储器内建自测试 (5篇) - RTL签核 RTL Signoff (5篇) - SRAM 静态随机存取存储器 (5篇) - STIL 标准测试接口语言 (5篇) - TCL (5篇) - Vera (5篇) - Z01X (5篇) - 仿真 Emulation (5篇) - 功耗估算 Power Estimation (5篇) - 同步器 Synchronizer (5篇) - 多电压域 Multi-Voltage Domain (5篇) - 时钟树 Clock Tree (5篇) - 虚拟平台 Virtual Platform (5篇) - 设计收敛 Design Closure (5篇) - 锁相环 PLL (5篇) - CCS 复合电流源模型 (4篇) - DDR 双倍数据率 (4篇) - ESP-CV (4篇) - FastSPICE (4篇) - FMEDA 故障模式影响与诊断分析 (4篇) - FPGA 现场可编程门阵列 (4篇) - JTAG 联合测试行动组 (4篇) - LogicBIST 逻辑内建自测试 (4篇) - LVS 版图与原理图一致性检查 (4篇) - MATLAB (4篇) - MTBF 平均故障间隔时间 (4篇) - NLDM 非线性延迟模型 (4篇) - PBA 基于路径的分析 (4篇) - Platform Architect (4篇) - RISC-V (4篇) - RTL仿真 RTL Simulation (4篇) - RVM 参考验证方法学 (4篇) - SDF 标准延迟格式 (4篇) - SPEF 标准寄生交换格式 (4篇) - Yield Explorer (4篇) - 低功耗验证 Low Power Verification (4篇) - 扫描测试 Scan Test (4篇) - 时序签核 Timing Signoff (4篇) - 时钟偏斜 Clock Skew (4篇) - 时钟延迟 Clock Latency (4篇) - 汽车电子 Automotive Electronics (4篇) - 测试质量 Test Quality (4篇) - 物理实现 Physical Implementation (4篇) - 触发器 Flip-Flop (4篇) - 阈值电压 Vt (4篇) - 静态验证 Static Verification (4篇) - 28nm (3篇) - 65nm (3篇) - ADAS 高级驾驶辅助系统 (3篇) - AI驱动EDA AI-Driven EDA (3篇) - Astro (3篇) - Cortex-A55 (3篇) - CPF 通用功耗格式 (3篇) - CPU 中央处理器 (3篇) - CTL 核心测试语言 (3篇) - DCLS 双核锁步 (3篇) - Design Vision (3篇) - DSO.ai (3篇) - EDA电子设计自动化 (3篇) - ESL 电子系统级设计 (3篇) - HASS 层次化自适应扫描综合 (3篇) - HPC 高性能计算 (3篇) - ICG 集成时钟门控 (3篇) - IoT 物联网 (3篇) - Lint 代码规则检查 (3篇) - NDR 非默认布线规则 (3篇) - PrimeRail (3篇) - TDF 跳变延迟故障 (3篇) - Transactor (3篇) - Virtualizer (3篇) - 多位寄存器组化 Multi-bit Banking (3篇) - 定制设计 Custom Design (3篇) - 异步复位 Asynchronous Reset (3篇) - 故障模型 Fault Model (3篇) - 故障注入 Fault Injection (3篇) - 故障覆盖率 Fault Coverage (3篇) - 数字设计 Digital Design (3篇) - 时序预算 Timing Budgeting (3篇) - 时钟域 Clock Domain (3篇) - 时钟网格 Clock Mesh (3篇) - 时钟网络功耗 Clock Network Power (3篇) - 晶体管级仿真 Transistor-Level Simulation (3篇) - 标准单元库 Standard Cell Library (3篇) - 测试成本 Test Cost (3篇) - 电源完整性 Power Integrity (3篇) - 电源管理 Power Management (3篇) - 相对布局 Relative Placement (3篇) - 蒙特卡洛分析 Monte Carlo Analysis (3篇) - 虚拟原型 Virtual Prototyping (3篇) - 边界扫描 Boundary Scan (3篇) - 重定时 Retiming (3篇) - 验证方法学 Verification Methodology (3篇)