IR Drop 电压降

IR Drop 电压降

类型: 概念 | 引用论文数: 32

常见误区

误区一：IR Drop=电源网络设计的事。 IR Drop受workload、placement、decap、package、PCB板级供电共同影响。它是全系统的问题。

误区二：静态IR Drop过了就可以tape-out。 动态IR Drop峰值可能5-10倍于静态值——特别在AI芯片的MAC阵列、GPU的shader core。只做静态分析=盲飞。

误区三：多放decap就解决IR Drop。 Decap本身消耗面积和漏电。好的IR Drop策略是：电源网格(基础)+decap(局部补充)+staggered activation(减少di/dt)。

思想演变

- 1990s：IR Drop=DC问题 (1990–2005)：供电电压高(5V→1.8V)，IR Drop相对小。只做静态DC分析。 - 2005–2015：动态分析出现：90nm以下电压降到1.0V。RedHawk等专用工具做瞬态分析。IR Drop和STA开始融合。 - 2015–2022：IR-Aware Signoff：IR-aware STA成为标准signoff corner。Vector-driven动态分析覆盖最坏工作负载。 - 2022–present：AI预测IR Drop：AI/ML预测热点区域IR Drop。强化学习优化电源网格+decap布局。

相关论文

- 电压感知静态时序分析实现精确时序收敛 - TetraMAX ATPG功耗感知结果：ARM Cortex-A8微处理器 - 面向百万门级设计的多压缩器实现方案 - 使用基于时序余量的动态桥接故障模型检测高阻桥接缺陷 - 使用IC Compiler收敛最后几皮秒：65nm案例研究 - IP模块电源控制电路设计方法论 - CCS与NLDM时序特征化及与Liberty-NCX的相关性验证 - 快速高效的电源网格电阻计算：投片前ESD检查 - 基于经验分析的跨电压PV收敛方法 - 使用经验分析的跨电压 PV 收敛 - 双模GPS接收器的实现方法论 - 电源门控设计——UPF能为你做什么，以及不能做什么 - 电源门控设计 —— UPF 能为你做什么，以及不能做什么！ - StarRC在先进节点（28nm）下RC提取的精度分析 - 先进Fusion Compiler综合与布局布线技术驱动性能与周转时间提升 - 版图期间的物理感知仿真与电气分析 - 模块级时钟树改进方法 - PrimeTime 签核领导力 —— 5nm 节点使能与 QoR 最大化 - 利用 RedHawk Analysis Fusion 缓解先进节点的 PG 网络电压降问题 - Redhawk-SC Fusion驱动的IR感知布局 - 基于RedHawk-SC Fusion的驱动布局方法 - 面向先进工艺的签核创新：方寸之间的精确 - 复杂电路仿真问题：高频、波动、电源仿真经验探讨 - 无需RTL代码的Siloti (Verdi) 功耗分析加速方案 - 设计中IR Drop优化与自动修复方案 - 汽车 SoC 中多核处理器的电源完整性验证 - Synopsys端到端低功耗解决方案 - 在高度受限环境中同时使用DFTMAX与异步和同步片上时钟控制器（OCC）的用户经验 - 扫描测试期间的电源完整性挑战 — 缓解电气挑战的案例研究 - IC Compiler II在前沿节点设计中的优势 - 面向功耗受限 SoC 的 2.1GHz ARM Cortex-A55 实现流程 - 2.1GHz ARM Cortex-A55 实现流程：面向功耗受限的存储 SoC