Fusion Compiler

工具概述

定位与起源

定位与起源：Fusion Compiler(FC)是Synopsys的革命性产品——2018年发布——将RTL综合和物理设计融合为一个统一引擎。传统流程中综合(DC)和物理设计(ICC2)是分离的→中间需要网表格式转换→信息丢失→QoR损失。Fusion Compiler消除了这个gap——综合引擎直接操作物理数据——物理引擎直接操作逻辑结构。

Fusion Compiler是Synopsys"Fusion"战略的核心——不再有"综合→网表→PnR"的线性流程——而是"RTL→GDSII"的统一优化——在RTL阶段就预知物理效果——在物理阶段仍可调整逻辑结构。

核心技术

RTL-to-GDSII统一引擎：综合和物理设计共享单一数据模型和单一优化引擎。在placement时还可以restructure逻辑——在综合时已经预估了线延迟。消除了传统流程中"综合做完了才发现物理上不可行"的问题。

RTL Architect预测：在RTL编码阶段就可以跑RTL Architect——预测这个RTL在物理实现后的PPA——在编码阶段就发现物理问题——修复成本=零。

AI驱动的全流程优化：DSO.ai在Fusion Compiler中做全空间搜索——不仅搜索物理参数——还搜索逻辑结构(是否pipeline?分几级?数据路径多宽?)——这是传统工具无法做到的。

3DIC原生支持：Fusion Compiler原生支持3D堆叠设计——可以在不同die之间同时优化placement+clock tree+thermal。

主要功能

* 统一综合+物理设计：不需要DC+ICC2两个工具/license——Fusion Compiler一份license做全部。 * RTL-to-GDSII全流程：读入RTL→综合→Floorplan→Place→CTS→Route→ECO——统一环境。 * RTL Architect预测：在RTL阶段预测最终PPA——提前发现物理问题。 * 3DIC多die协同优化：多die同时做placement/CTS/routing——热密度管理——TSV位置优化。

实战案例

• 某5nm手机AP用FC统一流程：传统DC+ICC2→综合到物理WNS恶化30ps→ECO 3周。FC统一流程→WNS恶化<5ps→ECO 2天。

• RTL Architect发现RTL问题：某RTL在FC的RTL Architect预测中显示WNS=-80ps——因为数据路径太长(30级逻辑)。在RTL阶段加了pipeline→WNS=+20ps——还没综合就解决了。

• 3DIC用FC做thermal优化：某3D堆叠芯片上下die的PPA互相影响——FC同时优化两层die的placement——热密度均衡——峰值温度降15°C。

常见误区

误区一：FC=DC+ICC2拼起来。 FC是完全不同的架构——不是DC+ICC2的包装。FC的统一数据模型是两个产品无法实现的。

误区二：FC适合所有设计。 FC特别适合先进工艺(≤7nm)和大型设计(>10M instances)。对于成熟工艺(≥28nm)的小设计——独立的DC+ICC2可能更简单。

误区三：用了FC就不用管物理设计了。 FC虽然融合了——但物理设计的专业知识仍然需要——macro placement、电源网格、CTS策略——这些是工程师的决策——不是工具的。

版本演进