IC Compiler II
工具概述
定位与起源
定位与起源：IC Compiler II(ICC2)是Synopsys第二代物理设计平台——2014年发布——完全重写的架构——基于Fusion数据模型——性能和质量远超第一代ICC。ICC2是当前(2020s)物理设计的主流选择——特别适合先进工艺(7nm及以下)的大规模设计。
ICC2的核心创新是"Fusion数据模型"——综合和物理设计共享同一数据模型——不再有网表格式转换的中间步骤——消除了传统流程中综合→网表→物理设计的"信息丢失"。
核心技术
Fusion数据模型：ICC2和Design Compiler/Fusion Compiler共享统一数据模型。综合引擎可以直接访问物理信息(预估线延迟)——物理设计引擎可以直接访问逻辑信息(时序路径结构)。消除了网表导入/导出的overhead和信息损失。
CCD 2.0：在ICC CCD基础上增强——在placement/CTS/post-route全流程做concurrent clock+data优化。支持多源CTS(MSCTS)——多个时钟源分布在芯片各处。
AI驱动的优化：ICC2集成了DSO.ai的强化学习优化——自动搜索最优floorplan/macro placement/CTS配置——比人工调优在PPA上改善5-15%。
先进工艺支持：原生支持FinFET(7nm/5nm/3nm)的设计规则。支持EUV lithography的特定约束。支持multi-patterning的coloring-aware placement。
主要功能
* 全流程物理设计：Floorplan→Placement→CTS→Routing→ECO——所有步骤在统一数据模型下完成。 * 层次化设计：支持top-down和bottom-up层次化流程——每个子模块独立做PnR——顶层做assembly。 * 多corner MCMM优化：在所有PVT corner+所有工作模式下同时优化时序。 * IR-aware placement：在placement阶段考虑IR Drop热点——避免高功耗密度区域——减少后期IR Drop修复。
实战案例
- 某7nm AI芯片用ICC2+DSO.ai：AI自动探索了5000种floorplan——找到的布局比人工好8%(频率)+5%(功耗)。人工调floorplan花了3个月——AI用了72小时。 - Fusion模型消除信息丢失：传统ICC流程综合→网表→导入ICC→网表质量丢失→WNS恶化20-50ps。ICC2 Fusion模型→WNS恶化<5ps。 - MSCTS优化多源时钟：某芯片有4个PLL分布在芯片四角——MSCTS自动平衡了4个时钟源的skew——全芯片skew<3ps。
常见误区
误区一：ICC2=ICC升级版。 ICC2是完全重写——不是ICC的升级。ICC2代码库和ICC完全不同——Fusion数据模型是ICC没有的。
误区二：ICC2=Fusion Compiler的一半。 ICC2是物理设计平台——Fusion Compiler是综合+物理设计融合平台。ICC2需要单独的DC做综合。Fusion Compiler把两者融合了。
误区三：ICC2自动最优。 DSO.ai能自动探索——但需要工程师设置正确的优化目标(PPA权重)和约束边界。AI在工程师设定的框架内搜索——框架错了结果也错。
版本演进
- 2014：ICC2 1.0：第二代物理设计平台。Fusion数据模型。全面超越ICC。 - 2016–2019：持续增强：CCD 2.0。多层次设计增强。先进工艺(7nm/5nm)支持。 - 2020：DSO.ai集成：AI/ML优化加入ICC2。强化学习自动搜索最优物理设计参数。 - 2022–present：3DIC支持：支持3D堆叠的placement和routing。支持TSV规划和热管理。
相关论文
- FPlab：一种参数化方法简化布图规划执行 - 先进Fusion Compiler综合与布局布线技术驱动性能与周转时间提升 - 多行设计方法论：同时使用高速与高密度单元库 - 使用 IC Compiler II 提升时序预算流程性能 - 使用ICC II探索时钟宿的相对布局组 - 改善ICC2与PrimeTime时序相关性的应用笔记 - 先进节点综合支持 — Design Compiler Graphical - 使用IC Compiler II进行新兴节点设计 - 在时序收敛阶段受益于HyperScale流程 - 最新ARM处理器高性能高能效实现的最佳实践 - 7nm设计的性能、功耗和面积优化技巧 - 版图期间的物理感知仿真与电气分析 - Synopsys定制设计平台：加速稳健的定制设计 - 模块级时钟树改进方法 - 高性能计算芯片组的物理设计方法学演进 - 大幅提升版图效率的定制设计自动化实施方案——可视化辅助版图自动化 - Redhawk-SC Fusion驱动的IR感知布局 - 级联浮点DesignWare IP的高精度设计与实现技术 - 设计中IR Drop优化与自动修复方案 - 先进Fusion Compiler综合与布局布线技术推动性能和周转时间 - 全面的CTS与物理感知多位寄存器综合方法学 - 全面的 CTS 与物理感知多位寄存器综合方法学 - 使用 IC Compiler II CCD 流程在 8M 实例扁平化设计中更快实现时序收敛/SNUG_TPC_CCD_Dorso_Untitled_paper_1.md) - 并发时钟与数据优化（CCD）技术亮点与瑞萨成功经验分享/SNUG_TPC_CCD_Gobok_2018_Synopsys_Inc_paper.md) - 高速内核实现的布局布线流程定制化/SNUG_TPC_CCD_高速内核实现的布局布线流程定制化.md) - 仅H-Tree（无Mesh）常规MSCTS结合CCD用于ARM Cortex-A73多时钟设计的ICC II实现与QoR改进/SNUG_TPC_Htree_MSCTS_CCD_CortexA73_ICC2.md) - 使用IC Compiler II加速设计收敛：拥塞驱动重构、并发时钟数据优化和多源时钟树综合/使用ICCII加速设计收敛_CDR_CCD_MSCTS.md) - 使用IC Compiler II加速设计收敛/使用IC_Compiler_II加速设计收敛.md) - Socionext UPF设计流程的演进——Socionext与Synopsys的成功合作 - 比特币低功耗流程与方法学——实现篇：‘完全酷’案例研究 - 使用块抽象和时序提取模型进行复杂百万门级SOC的分层实现 - 使用块抽象模型和时序提取模型进行复杂数百万门SoC的层次化实现 - 使用ICC2进行智能总线规划 - 使用 IC Compiler II 以扁平化流程实现百万门级 GPU 模块 - IC Compiler II在前沿节点设计中的优势 - IC Compiler II加速大规模电路物理实现收敛 - ARM Cortex-A72处理器在16FF+工艺中的高性能高能效实现 - 在 GF 22FDX 上使用 Synopsys 设计平台实现 ARM Cortex-A53 四核 - ICC2时序预算在大型层次化设计中的应用 - 利用有用偏斜增强技术加速IC Compiler II时序收敛 - 16nm节点复杂全芯片低功耗实现案例研究 - 收敛时序预算：使用IC Compiler II改善时序预算的方法 - 使用 IC Compiler II 的有用偏斜增强实现时序收敛 - ICC2中关键ICG时序优化 - 使用Custom-Router在ICCII中实现快速、高质量的预布线 - 更快、更好、更短的ICC II -- 使用ARM POP IP实现Cortex-A73 - IC Compiler II中降低功耗的几种方法 - 2.1GHz ARM Cortex-A55功耗约束存储SoC的实现流程 - POCV：从综合、实现到签核的全流程OCV解决方案 - 面向功耗受限 SoC 的 2.1GHz ARM Cortex-A55 实现流程 - 2.1GHz ARM Cortex-A55 实现流程：面向功耗受限的存储 SoC - 使用PrimeTime优化的Arm Cortex-A55 CPU低功耗实现最佳实践 - 使用 Synopsys Galaxy 设计平台在 16FF+ 工艺中实现 ARM Cortex-A72 处理器的高性能节能实现 - 下一代RTL综合：未来十年的RTL综合 - 时钟干线、网格还是 H 树，哪种最适合你？ - 模块级时钟树改善方法