IC CompilerI
IC CompilerI
类型: EDA工具 | 引用论文数: 56
相关论文
- FPlab：一种参数化方法简化布图规划执行 - 先进Fusion Compiler综合与布局布线技术驱动性能与周转时间提升 - 多行设计方法论：同时使用高速与高密度单元库 - 使用 IC Compiler II 提升时序预算流程性能 - 使用ICC II探索时钟宿的相对布局组 - 改善ICC2与PrimeTime时序相关性的应用笔记 - 先进节点综合支持 — Design Compiler Graphical - 使用IC Compiler II进行新兴节点设计 - 在时序收敛阶段受益于HyperScale流程 - 最新ARM处理器高性能高能效实现的最佳实践 - 7nm设计的性能、功耗和面积优化技巧 - 版图期间的物理感知仿真与电气分析 - Synopsys定制设计平台：加速稳健的定制设计 - 模块级时钟树改进方法 - 高性能计算芯片组的物理设计方法学演进 - 大幅提升版图效率的定制设计自动化实施方案——可视化辅助版图自动化 - Redhawk-SC Fusion驱动的IR感知布局 - 级联浮点DesignWare IP的高精度设计与实现技术 - 设计中IR Drop优化与自动修复方案 - 先进Fusion Compiler综合与布局布线技术推动性能和周转时间 - 全面的CTS与物理感知多位寄存器综合方法学 - 全面的 CTS 与物理感知多位寄存器综合方法学 - 使用 IC Compiler II CCD 流程在 8M 实例扁平化设计中更快实现时序收敛/SNUG_TPC_CCD_Dorso_Untitled_paper_1.md) - 并发时钟与数据优化（CCD）技术亮点与瑞萨成功经验分享/SNUG_TPC_CCD_Gobok_2018_Synopsys_Inc_paper.md) - 高速内核实现的布局布线流程定制化/SNUG_TPC_CCD_高速内核实现的布局布线流程定制化.md) - 仅H-Tree（无Mesh）常规MSCTS结合CCD用于ARM Cortex-A73多时钟设计的ICC II实现与QoR改进/SNUG_TPC_Htree_MSCTS_CCD_CortexA73_ICC2.md) - 使用IC Compiler II加速设计收敛：拥塞驱动重构、并发时钟数据优化和多源时钟树综合/使用ICCII加速设计收敛_CDR_CCD_MSCTS.md) - 使用IC Compiler II加速设计收敛/使用IC_Compiler_II加速设计收敛.md) - Socionext UPF设计流程的演进——Socionext与Synopsys的成功合作 - 比特币低功耗流程与方法学——实现篇：‘完全酷’案例研究 - 使用块抽象和时序提取模型进行复杂百万门级SOC的分层实现 - 使用块抽象模型和时序提取模型进行复杂数百万门SoC的层次化实现 - 使用ICC2进行智能总线规划 - 使用 IC Compiler II 以扁平化流程实现百万门级 GPU 模块 - IC Compiler II在前沿节点设计中的优势 - IC Compiler II加速大规模电路物理实现收敛 - ARM Cortex-A72处理器在16FF+工艺中的高性能高能效实现 - 在 GF 22FDX 上使用 Synopsys 设计平台实现 ARM Cortex-A53 四核 - ICC2时序预算在大型层次化设计中的应用 - 利用有用偏斜增强技术加速IC Compiler II时序收敛 - 16nm节点复杂全芯片低功耗实现案例研究 - 收敛时序预算：使用IC Compiler II改善时序预算的方法 - 使用 IC Compiler II 的有用偏斜增强实现时序收敛 - ICC2中关键ICG时序优化 - 使用Custom-Router在ICCII中实现快速、高质量的预布线 - 更快、更好、更短的ICC II -- 使用ARM POP IP实现Cortex-A73 - IC Compiler II中降低功耗的几种方法 - 2.1GHz ARM Cortex-A55功耗约束存储SoC的实现流程 - POCV：从综合、实现到签核的全流程OCV解决方案 - 面向功耗受限 SoC 的 2.1GHz ARM Cortex-A55 实现流程 - 2.1GHz ARM Cortex-A55 实现流程：面向功耗受限的存储 SoC - 使用PrimeTime优化的Arm Cortex-A55 CPU低功耗实现最佳实践 - 使用 Synopsys Galaxy 设计平台在 16FF+ 工艺中实现 ARM Cortex-A72 处理器的高性能节能实现 - 下一代RTL综合：未来十年的RTL综合 - 时钟干线、网格还是 H 树，哪种最适合你？ - 模块级时钟树改善方法