SoC 系统级芯片

SoC 系统级芯片

类型: 概念 | 引用论文数: 63

相关论文

- 使用SystemVerilog DPI和VhPI的统一验证与原型验证 - 利用VMM进行基于SystemVerilog的缓存SoC架构验证 - 复杂 SoC 上的小延迟缺陷实验 - 使用片上PLL优化跳变故障测试向量生成及其对压缩技术的影响 - 电源管理设计的电压感知静态规则检查 - 应对全芯片功耗感知功能验证的挑战——基于MVSIM的解决方案 - SoC门级仿真（GLS）周期缩减——仿真流程加速器 - DFT MAX用于混合信号设计：案例研究 - 使用IC Compiler收敛最后几皮秒：65nm案例研究 - 层次化设计流程中的布局规划与版图优化：案例研究 - 虚拟现实用于调制解调器软件开发——实现2.5G无线通信的流片前软件开发与验证 - 大规模设计层次化验证中验证组件的选择性复用技术 - 结构化方法：利用相对布局与时钟网格优化ARM Cortex-A8 NEON单元的延迟、功耗与变异——基于90纳米工艺的案例研究 - 实现 SoC 高测试覆盖率的策略 - 基于SystemC与RTL的带功耗管理模型的联合仿真环境 - DFT MAX扫描压缩流程实践经验 - UMC-Synopsys 65nm低功耗UPF参考设计流程 - 低功耗IP与UPF：高性能低功耗CPU设计的使能技术 - FPGA中的SoC仿真 - 应对验证IP复用中的约束复杂度 - 使用PrimeTime-VX进行变异感知的时序分析 - 使用IC Compiler进行复杂SoC的层次化设计实现 - 使用ESP-CV对嵌入式存储器进行符号仿真的功能验证 - 高级验证方法学在复杂SoC设计中的应用 - 复杂SoC使用IC Compiler的层次化设计实现 - 一种高效准确的纳米级存储器编译器基于实例的功耗特征化方法 - DC Explorer：早期设计探索的快速综合 - 部署全定制时序壳方法学以在Custom Designer与ICC之间交付宏单元_Deployment_of_full_custom_created_timing_shell_methodology_paper.md) - 使用XA/VCSMX进行汽车SoC上电仿真 - 利用RTL Architect构建更优IP——Arteris NoC IP物理探索 - 利用DCT/DCG实现高频设计的方法研究 - 基于SpyGlass CDC实现超大规模电路的时钟域跨异步检查 - 利用分区编译技术提高验证效率 - 使用ZeBu与Coverity缩短芯片软件开发周期 - 加速SoC数据融合技术：高性能传感器、语音和音频处理 - 面向布局布线的 RTL 改进 - 基于Arm的数据中心SoC架构早期探索与优化 - 大型芯片的Memory BIST与修复方案 - 使用Synopsys RISC-V解决方案进行高效SoC开发 - 利用RTL Architect构建更优IP——Arteris NoC IP物理探索 - 级联浮点DesignWare IP的高精度设计与实现技术 - 无需RTL代码的Siloti (Verdi) 功耗分析加速方案 - 利用多位寄存器合并技术提升芯片设计功耗效率 - 超低功耗SoC设计的全面功耗验证 - 复杂SoC的低功耗静态签核 - 超低功耗SoC设计的综合功耗验证 - 使用块抽象和时序提取模型进行复杂百万门级SOC的分层实现 - 统一约束实践：跨时钟域CDC与静态时序分析STA - 一种加速设计收敛的有效时序约束方法学 - 使用PrimeTime自动化分析时钟约束质量 - 实现复杂IP在SoC设计中的快速集成 - 使用VC Formal检查SoC级连接并进行覆盖率分析 - 基于Spyglass的DFT检查 - 在高度约束环境中使用DFTMAX与异步和同步片上时钟控制器（OCC）：用户体验 - 加速DFT开发的运行时缩减策略 - 加密包裹IP的层次化多模式DFT实现 - 共享IO编解码器：在有限扫描可访问性下实现最高芯片级测试覆盖率 - 快速DFT开发的运行时间缩减 - 使用ICC2进行智能总线规划 - 使用 IC Compiler II 以扁平化流程实现百万门级 GPU 模块 - IC Compiler II加速大规模电路物理实现收敛 - 面向布局布线的RTL改进 - 复杂时钟结构设计的 CTS 挑战