TetraMAX
TetraMAX
类型: EDA工具 | 引用论文数: 73
相关论文
- TetraMAX ATPG功耗感知结果：ARM Cortex-A8微处理器 - 小延迟缺陷 ATPG 的用户实践经验 - 自定义片上时钟控制器和扫描压缩插入的全层次化流程用于At-Speed测试 - 复杂 SoC 上的小延迟缺陷实验 - 在复杂 VLSI 上使用 Synopsys Galaxy 流程进行可测试性设计插入 - 使用SNPS DesignWare组件和Galaxy Test进行先进DFT实现 - 使用片上PLL优化跳变故障测试向量生成及其对压缩技术的影响 - 定制片上时钟控制器与扫描压缩插入的全层次化At-Speed测试流程 - DFTCMax模块化实现：确保低面积开销与高测试质量 - 实现测试时间与测试质量平衡的集成流程 - 面向百万门级设计的多压缩器实现方案 - 使用基于时序余量的动态桥接故障模型检测高阻桥接缺陷 - 基于Slack的动态桥接故障模型检测高阻桥接缺陷 - DFT MAX用于混合信号设计：案例研究 - 小延迟缺陷测试技术 - 实现SOC高测试覆盖率的策略 - 多时钟域跳变延迟故障ATPG测试：一种创新方法 - 使用DFT处理OCC片上时钟控制 - 实现 SoC 高测试覆盖率的策略 - DFT MAX扫描压缩流程实践经验 - DFT MAX 扫描压缩流程经验 - 打破层次规则：面向 5 百万触发器设计的高级层次化 DFT 策略 - 与设计同步的DFT：层次化扫描压缩 - 创建有效的物理感知测试：数据挖掘与测试量控制 - 探索3D集成芯片的DFT方法学 - 混合信号设计中分散数字模块的DFT方案 - 混合信号设计中碎片化数字模块的DFT方案 - 应用 DFT Compiler 核心封装技术控制数模接口 - Yield Explorer —— 集成逻辑与存储器诊断的良率学习 - 大型芯片的Memory BIST与修复方案 - 使用 Synopsys TestMAX 测试所有极限 - 级联浮点DesignWare IP的高精度设计与实现技术 - 面向汽车设计可测试性改进的测试点插入案例研究 - 测试点插入改善汽车设计可测试性案例研究 - 使用SpyGlass进行早期RTL可测试性和ATPG覆盖率分析：案例研究 - 在RTL签核中改善SoC可测试性和ATPG效率 - 将SoC可测试性改进作为RTL签核的一部分 - 以前所未有的速度实现测试质量和成本目标 -- Synopsys测试自动化工具 - 使用SpyGlass DFT ADV进行测试点插入与覆盖率的调查研究 - 使用 Synopsys 推荐的 ATPG 流程实现高测试质量 - RTL 可测试性与设计分析：SpyGlass DFT ADV - SpyGlass DFT ADV早期可测试性分析：满足汽车电子严苛的可测试性要求 - 从早期RTL分析到更快速高效的ATPG：管理测试成本 - 使用DFTMAX LogicBIST和SpyGlass的内建自测经验分享 - 基于Spyglass的DFT检查 - Synopsys汽车电子测试解决方案 — ISO 26262认证 - Synopsys 汽车测试解决方案：ISO 26262 认证 - 在高度约束环境中使用DFTMAX与异步和同步片上时钟控制器（OCC）：用户体验 - 使用 Synopsys OCC 实现标准单元和 IP 的可靠硅鉴定 - 在高度受限环境中同时使用DFTMAX与异步和同步片上时钟控制器（OCC）的用户经验 - 使用 Synopsys OCC 进行标准单元和 IP 的可靠硅验证 - 加速DFT开发的运行时缩减策略 - 基于DFTMAX-Ultra实现low-pin、low-cost、low-power DFT设计 - DFTMAX Ultra：面向小型数字混合信号器件 - 扫描测试期间的电源完整性挑战 — 缓解电气挑战的案例研究 - 使用Synopsys测试自动化工具降低DPPM并测试安全关键电路 - DFTMAX Ultra为嵌入测试模式控制器的超低引脚数设计实现高测试覆盖率 - RTL DFT 违规与覆盖率分析方法学 - 加密包裹IP的层次化多模式DFT实现 - 共享IO编解码器：在有限扫描可访问性下实现最高芯片级测试覆盖率 - 左移TestMAX流程和X容忍逻辑BIST方案用于汽车IC - 基于TetraMAX的扫描输入引脚共享技术 - 基于DFTMAX-Ultra实现低引脚数、低成本、低功耗DFT设计 - 使用LogicBIST与用户定义OCC实现固定型和跳变故障测试 - 在复杂 ASIC 上使用 DFTMAX Shared IO 的用户经验 - 大功告成！使用层次化 ATPG 提升生产力 - 按时达成测试质量和成本目标 - 收工！使用层次化ATPG提高生产力 - 层次化DFT解决方案应对数百万门SoC的DFT挑战 - 使用SpyGlass DFT提高ATPG效率的定制化流程 - 使用VCS细粒度并行实现DFT仿真10倍性能提升 - 快速DFT开发的运行时间缩减 - 面向功耗受限 SoC 的 2.1GHz ARM Cortex-A55 实现流程